CRASH-CONSISTENT PERSISTENT MEMORY DEVICES AND METHODS
A data processing apparatus (100) with persistent memory implementing a crash-consistent execution is disclosed. The data processing apparatus (100) comprises a persistent memory (105) configured to store data. Moreover, the data processing apparatus (100) comprises a central processing unit, CPU, (...
Gespeichert in:
| Hauptverfasser: | , , , |
|---|---|
| Format: | Patent |
| Sprache: | eng ; fre |
| Schlagworte: | |
| Online-Zugang: | Volltext bestellen |
| Tags: |
Tag hinzufügen
Keine Tags, Fügen Sie den ersten Tag hinzu!
|
| container_end_page | |
|---|---|
| container_issue | |
| container_start_page | |
| container_title | |
| container_volume | |
| creator | SADE, Raanan LEVY, Idan AVNI, Hillel PELED, Leeor |
| description | A data processing apparatus (100) with persistent memory implementing a crash-consistent execution is disclosed. The data processing apparatus (100) comprises a persistent memory (105) configured to store data. Moreover, the data processing apparatus (100) comprises a central processing unit, CPU, (101) configured to execute a program code (107), wherein the program code (107) comprises one or more memory access instructions of an instruction set architecture, ISA, of the CPU (101). The one or more memory access instructions are configured to access the data in the persistent memory (105). The ISA further includes one or more instructions for a crash-consistent execution, CCE, mode of the CPU (101) for a CCE of the one or more memory access instructions, wherein in the CCE mode the CPU (101) is configured to continue the CCE of the one or more memory access instructions in case of a read-write conflict.
L'invention divulgue un appareil (100) de traitement de données doté d'une mémoire persistante mettant en œuvre une exécution cohérente en cas de plantage. L'appareil (100) de traitement de données comporte une mémoire persistante (105) configurée pour stocker des données. De plus, l'appareil (100) de traitement de données comporte une unité centrale de traitement, UC, (101) configurée pour exécuter un code (107) de programme, le code (107) de programme comportant une ou plusieurs instructions d'accès à la mémoire d'un architecture de jeu d'instructions, ISA, de l'UC (101). L'instruction ou les instructions d'accès à la mémoire sont configurées pour accéder aux données dans la mémoire persistante (105). L'ISA comprend en outre une ou plusieurs instructions pour un mode d'exécution cohérente en cas de plantage, CCE, de l'UC (101) pour un CCE de l'instruction ou des instructions d'accès à la mémoire, l'UC (101) étant, dans le mode CCE, configurée pour continuer le CCE de l'instruction ou des instructions d'accès à la mémoire en cas de conflit lecture-écriture. |
| format | Patent |
| fullrecord | <record><control><sourceid>epo_EVB</sourceid><recordid>TN_cdi_epo_espacenet_WO2024217677A1</recordid><sourceformat>XML</sourceformat><sourcesystem>PC</sourcesystem><sourcerecordid>WO2024217677A1</sourcerecordid><originalsourceid>FETCH-epo_espacenet_WO2024217677A13</originalsourceid><addsrcrecordid>eNrjZDBzDnIM9tB19vcL9gwOcfULUQhwDYIxfV19_YMiFVxcwzydXYMVHP1cgEIhHv4uwTwMrGmJOcWpvFCam0HZzTXE2UM3tSA_PrW4IDE5NS-1JD7c38jAyMTI0NzM3NzR0Jg4VQDfySk1</addsrcrecordid><sourcetype>Open Access Repository</sourcetype><iscdi>true</iscdi><recordtype>patent</recordtype></control><display><type>patent</type><title>CRASH-CONSISTENT PERSISTENT MEMORY DEVICES AND METHODS</title><source>esp@cenet</source><creator>SADE, Raanan ; LEVY, Idan ; AVNI, Hillel ; PELED, Leeor</creator><creatorcontrib>SADE, Raanan ; LEVY, Idan ; AVNI, Hillel ; PELED, Leeor</creatorcontrib><description>A data processing apparatus (100) with persistent memory implementing a crash-consistent execution is disclosed. The data processing apparatus (100) comprises a persistent memory (105) configured to store data. Moreover, the data processing apparatus (100) comprises a central processing unit, CPU, (101) configured to execute a program code (107), wherein the program code (107) comprises one or more memory access instructions of an instruction set architecture, ISA, of the CPU (101). The one or more memory access instructions are configured to access the data in the persistent memory (105). The ISA further includes one or more instructions for a crash-consistent execution, CCE, mode of the CPU (101) for a CCE of the one or more memory access instructions, wherein in the CCE mode the CPU (101) is configured to continue the CCE of the one or more memory access instructions in case of a read-write conflict.
L'invention divulgue un appareil (100) de traitement de données doté d'une mémoire persistante mettant en œuvre une exécution cohérente en cas de plantage. L'appareil (100) de traitement de données comporte une mémoire persistante (105) configurée pour stocker des données. De plus, l'appareil (100) de traitement de données comporte une unité centrale de traitement, UC, (101) configurée pour exécuter un code (107) de programme, le code (107) de programme comportant une ou plusieurs instructions d'accès à la mémoire d'un architecture de jeu d'instructions, ISA, de l'UC (101). L'instruction ou les instructions d'accès à la mémoire sont configurées pour accéder aux données dans la mémoire persistante (105). L'ISA comprend en outre une ou plusieurs instructions pour un mode d'exécution cohérente en cas de plantage, CCE, de l'UC (101) pour un CCE de l'instruction ou des instructions d'accès à la mémoire, l'UC (101) étant, dans le mode CCE, configurée pour continuer le CCE de l'instruction ou des instructions d'accès à la mémoire en cas de conflit lecture-écriture.</description><language>eng ; fre</language><subject>CALCULATING ; COMPUTING ; COUNTING ; ELECTRIC DIGITAL DATA PROCESSING ; PHYSICS</subject><creationdate>2024</creationdate><oa>free_for_read</oa><woscitedreferencessubscribed>false</woscitedreferencessubscribed></display><links><openurl>$$Topenurl_article</openurl><openurlfulltext>$$Topenurlfull_article</openurlfulltext><thumbnail>$$Tsyndetics_thumb_exl</thumbnail><linktohtml>$$Uhttps://worldwide.espacenet.com/publicationDetails/biblio?FT=D&date=20241024&DB=EPODOC&CC=WO&NR=2024217677A1$$EHTML$$P50$$Gepo$$Hfree_for_read</linktohtml><link.rule.ids>230,308,780,885,25563,76318</link.rule.ids><linktorsrc>$$Uhttps://worldwide.espacenet.com/publicationDetails/biblio?FT=D&date=20241024&DB=EPODOC&CC=WO&NR=2024217677A1$$EView_record_in_European_Patent_Office$$FView_record_in_$$GEuropean_Patent_Office$$Hfree_for_read</linktorsrc></links><search><creatorcontrib>SADE, Raanan</creatorcontrib><creatorcontrib>LEVY, Idan</creatorcontrib><creatorcontrib>AVNI, Hillel</creatorcontrib><creatorcontrib>PELED, Leeor</creatorcontrib><title>CRASH-CONSISTENT PERSISTENT MEMORY DEVICES AND METHODS</title><description>A data processing apparatus (100) with persistent memory implementing a crash-consistent execution is disclosed. The data processing apparatus (100) comprises a persistent memory (105) configured to store data. Moreover, the data processing apparatus (100) comprises a central processing unit, CPU, (101) configured to execute a program code (107), wherein the program code (107) comprises one or more memory access instructions of an instruction set architecture, ISA, of the CPU (101). The one or more memory access instructions are configured to access the data in the persistent memory (105). The ISA further includes one or more instructions for a crash-consistent execution, CCE, mode of the CPU (101) for a CCE of the one or more memory access instructions, wherein in the CCE mode the CPU (101) is configured to continue the CCE of the one or more memory access instructions in case of a read-write conflict.
L'invention divulgue un appareil (100) de traitement de données doté d'une mémoire persistante mettant en œuvre une exécution cohérente en cas de plantage. L'appareil (100) de traitement de données comporte une mémoire persistante (105) configurée pour stocker des données. De plus, l'appareil (100) de traitement de données comporte une unité centrale de traitement, UC, (101) configurée pour exécuter un code (107) de programme, le code (107) de programme comportant une ou plusieurs instructions d'accès à la mémoire d'un architecture de jeu d'instructions, ISA, de l'UC (101). L'instruction ou les instructions d'accès à la mémoire sont configurées pour accéder aux données dans la mémoire persistante (105). L'ISA comprend en outre une ou plusieurs instructions pour un mode d'exécution cohérente en cas de plantage, CCE, de l'UC (101) pour un CCE de l'instruction ou des instructions d'accès à la mémoire, l'UC (101) étant, dans le mode CCE, configurée pour continuer le CCE de l'instruction ou des instructions d'accès à la mémoire en cas de conflit lecture-écriture.</description><subject>CALCULATING</subject><subject>COMPUTING</subject><subject>COUNTING</subject><subject>ELECTRIC DIGITAL DATA PROCESSING</subject><subject>PHYSICS</subject><fulltext>true</fulltext><rsrctype>patent</rsrctype><creationdate>2024</creationdate><recordtype>patent</recordtype><sourceid>EVB</sourceid><recordid>eNrjZDBzDnIM9tB19vcL9gwOcfULUQhwDYIxfV19_YMiFVxcwzydXYMVHP1cgEIhHv4uwTwMrGmJOcWpvFCam0HZzTXE2UM3tSA_PrW4IDE5NS-1JD7c38jAyMTI0NzM3NzR0Jg4VQDfySk1</recordid><startdate>20241024</startdate><enddate>20241024</enddate><creator>SADE, Raanan</creator><creator>LEVY, Idan</creator><creator>AVNI, Hillel</creator><creator>PELED, Leeor</creator><scope>EVB</scope></search><sort><creationdate>20241024</creationdate><title>CRASH-CONSISTENT PERSISTENT MEMORY DEVICES AND METHODS</title><author>SADE, Raanan ; LEVY, Idan ; AVNI, Hillel ; PELED, Leeor</author></sort><facets><frbrtype>5</frbrtype><frbrgroupid>cdi_FETCH-epo_espacenet_WO2024217677A13</frbrgroupid><rsrctype>patents</rsrctype><prefilter>patents</prefilter><language>eng ; fre</language><creationdate>2024</creationdate><topic>CALCULATING</topic><topic>COMPUTING</topic><topic>COUNTING</topic><topic>ELECTRIC DIGITAL DATA PROCESSING</topic><topic>PHYSICS</topic><toplevel>online_resources</toplevel><creatorcontrib>SADE, Raanan</creatorcontrib><creatorcontrib>LEVY, Idan</creatorcontrib><creatorcontrib>AVNI, Hillel</creatorcontrib><creatorcontrib>PELED, Leeor</creatorcontrib><collection>esp@cenet</collection></facets><delivery><delcategory>Remote Search Resource</delcategory><fulltext>fulltext_linktorsrc</fulltext></delivery><addata><au>SADE, Raanan</au><au>LEVY, Idan</au><au>AVNI, Hillel</au><au>PELED, Leeor</au><format>patent</format><genre>patent</genre><ristype>GEN</ristype><title>CRASH-CONSISTENT PERSISTENT MEMORY DEVICES AND METHODS</title><date>2024-10-24</date><risdate>2024</risdate><abstract>A data processing apparatus (100) with persistent memory implementing a crash-consistent execution is disclosed. The data processing apparatus (100) comprises a persistent memory (105) configured to store data. Moreover, the data processing apparatus (100) comprises a central processing unit, CPU, (101) configured to execute a program code (107), wherein the program code (107) comprises one or more memory access instructions of an instruction set architecture, ISA, of the CPU (101). The one or more memory access instructions are configured to access the data in the persistent memory (105). The ISA further includes one or more instructions for a crash-consistent execution, CCE, mode of the CPU (101) for a CCE of the one or more memory access instructions, wherein in the CCE mode the CPU (101) is configured to continue the CCE of the one or more memory access instructions in case of a read-write conflict.
L'invention divulgue un appareil (100) de traitement de données doté d'une mémoire persistante mettant en œuvre une exécution cohérente en cas de plantage. L'appareil (100) de traitement de données comporte une mémoire persistante (105) configurée pour stocker des données. De plus, l'appareil (100) de traitement de données comporte une unité centrale de traitement, UC, (101) configurée pour exécuter un code (107) de programme, le code (107) de programme comportant une ou plusieurs instructions d'accès à la mémoire d'un architecture de jeu d'instructions, ISA, de l'UC (101). L'instruction ou les instructions d'accès à la mémoire sont configurées pour accéder aux données dans la mémoire persistante (105). L'ISA comprend en outre une ou plusieurs instructions pour un mode d'exécution cohérente en cas de plantage, CCE, de l'UC (101) pour un CCE de l'instruction ou des instructions d'accès à la mémoire, l'UC (101) étant, dans le mode CCE, configurée pour continuer le CCE de l'instruction ou des instructions d'accès à la mémoire en cas de conflit lecture-écriture.</abstract><oa>free_for_read</oa></addata></record> |
| fulltext | fulltext_linktorsrc |
| identifier | |
| ispartof | |
| issn | |
| language | eng ; fre |
| recordid | cdi_epo_espacenet_WO2024217677A1 |
| source | esp@cenet |
| subjects | CALCULATING COMPUTING COUNTING ELECTRIC DIGITAL DATA PROCESSING PHYSICS |
| title | CRASH-CONSISTENT PERSISTENT MEMORY DEVICES AND METHODS |
| url | https://sfx.bib-bvb.de/sfx_tum?ctx_ver=Z39.88-2004&ctx_enc=info:ofi/enc:UTF-8&ctx_tim=2025-01-12T04%3A15%3A10IST&url_ver=Z39.88-2004&url_ctx_fmt=infofi/fmt:kev:mtx:ctx&rfr_id=info:sid/primo.exlibrisgroup.com:primo3-Article-epo_EVB&rft_val_fmt=info:ofi/fmt:kev:mtx:patent&rft.genre=patent&rft.au=SADE,%20Raanan&rft.date=2024-10-24&rft_id=info:doi/&rft_dat=%3Cepo_EVB%3EWO2024217677A1%3C/epo_EVB%3E%3Curl%3E%3C/url%3E&disable_directlink=true&sfx.directlink=off&sfx.report_link=0&rft_id=info:oai/&rft_id=info:pmid/&rfr_iscdi=true |