METHOD FOR ETCHING HIGH ASPECT RATIO STRUCTURES

A method and system for etching high aspect ratio structures in a semiconducting processing chamber are disclosed herein. In one example, a method of patterning a substrate comprises etching the substrate to form a recess, depositing a passivation layer on sidewalls of the recess, treating the passi...

Ausführliche Beschreibung

Gespeichert in:
Bibliographische Detailangaben
Hauptverfasser: ZHOU, Hailong, LIU, Tong, CHOI, Jayoung, PARK, Sangjun, FU, Qian, AGARWAL, Radhe, QIAO, Feng
Format: Patent
Sprache:eng ; fre
Schlagworte:
Online-Zugang:Volltext bestellen
Tags: Tag hinzufügen
Keine Tags, Fügen Sie den ersten Tag hinzu!
container_end_page
container_issue
container_start_page
container_title
container_volume
creator ZHOU, Hailong
LIU, Tong
CHOI, Jayoung
PARK, Sangjun
FU, Qian
AGARWAL, Radhe
QIAO, Feng
description A method and system for etching high aspect ratio structures in a semiconducting processing chamber are disclosed herein. In one example, a method of patterning a substrate comprises etching the substrate to form a recess, depositing a passivation layer on sidewalls of the recess, treating the passivation layer, and etching the recess to a second depth. The substrate etch forms a recess to a first depth, the substrate having a mask layer disposed thereon. The treating of the passivation layer is for removal of a clogging material formed from an etch byproduct on the mask layer. The etching the recess to a second depth while maintaining a minimum variation of a recess sidewall width. Un procédé et un système de gravure de structures à rapport d'aspect élevé dans une chambre de traitement semi-conductrice sont divulgués ici. Dans un exemple, un procédé de formation de motifs sur un substrat comprend la gravure du substrat pour former un évidement, le dépôt d'une couche de passivation sur des parois latérales de l'évidement, le traitement de la couche de passivation, et la gravure de l'évidement à une seconde profondeur. La gravure de substrat forme un évidement à une première profondeur, le substrat ayant une couche de masque disposée sur lui. Le traitement de la couche de passivation est destiné à retirer un matériau de colmatage formé d'un sous-produit de gravure sur la couche de masque. La gravure de l'évidement à une seconde profondeur tout en maintenant une variation minimale d'une largeur de paroi latérale d'évidement.
format Patent
fullrecord <record><control><sourceid>epo_EVB</sourceid><recordid>TN_cdi_epo_espacenet_WO2024205690A1</recordid><sourceformat>XML</sourceformat><sourcesystem>PC</sourcesystem><sourcerecordid>WO2024205690A1</sourcerecordid><originalsourceid>FETCH-epo_espacenet_WO2024205690A13</originalsourceid><addsrcrecordid>eNrjZND3dQ3x8HdRcPMPUnANcfbw9HNX8PB091BwDA5wdQ5RCHIM8fRXCA4JCnUOCQ1yDeZhYE1LzClO5YXS3AzKbiB9uqkF-fGpxQWJyal5qSXx4f5GBkYmRgamZpYGjobGxKkCAJskJu8</addsrcrecordid><sourcetype>Open Access Repository</sourcetype><iscdi>true</iscdi><recordtype>patent</recordtype></control><display><type>patent</type><title>METHOD FOR ETCHING HIGH ASPECT RATIO STRUCTURES</title><source>esp@cenet</source><creator>ZHOU, Hailong ; LIU, Tong ; CHOI, Jayoung ; PARK, Sangjun ; FU, Qian ; AGARWAL, Radhe ; QIAO, Feng</creator><creatorcontrib>ZHOU, Hailong ; LIU, Tong ; CHOI, Jayoung ; PARK, Sangjun ; FU, Qian ; AGARWAL, Radhe ; QIAO, Feng</creatorcontrib><description>A method and system for etching high aspect ratio structures in a semiconducting processing chamber are disclosed herein. In one example, a method of patterning a substrate comprises etching the substrate to form a recess, depositing a passivation layer on sidewalls of the recess, treating the passivation layer, and etching the recess to a second depth. The substrate etch forms a recess to a first depth, the substrate having a mask layer disposed thereon. The treating of the passivation layer is for removal of a clogging material formed from an etch byproduct on the mask layer. The etching the recess to a second depth while maintaining a minimum variation of a recess sidewall width. Un procédé et un système de gravure de structures à rapport d'aspect élevé dans une chambre de traitement semi-conductrice sont divulgués ici. Dans un exemple, un procédé de formation de motifs sur un substrat comprend la gravure du substrat pour former un évidement, le dépôt d'une couche de passivation sur des parois latérales de l'évidement, le traitement de la couche de passivation, et la gravure de l'évidement à une seconde profondeur. La gravure de substrat forme un évidement à une première profondeur, le substrat ayant une couche de masque disposée sur lui. Le traitement de la couche de passivation est destiné à retirer un matériau de colmatage formé d'un sous-produit de gravure sur la couche de masque. La gravure de l'évidement à une seconde profondeur tout en maintenant une variation minimale d'une largeur de paroi latérale d'évidement.</description><language>eng ; fre</language><subject>BASIC ELECTRIC ELEMENTS ; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR ; ELECTRICITY ; SEMICONDUCTOR DEVICES</subject><creationdate>2024</creationdate><oa>free_for_read</oa><woscitedreferencessubscribed>false</woscitedreferencessubscribed></display><links><openurl>$$Topenurl_article</openurl><openurlfulltext>$$Topenurlfull_article</openurlfulltext><thumbnail>$$Tsyndetics_thumb_exl</thumbnail><linktohtml>$$Uhttps://worldwide.espacenet.com/publicationDetails/biblio?FT=D&amp;date=20241003&amp;DB=EPODOC&amp;CC=WO&amp;NR=2024205690A1$$EHTML$$P50$$Gepo$$Hfree_for_read</linktohtml><link.rule.ids>230,308,780,885,25564,76547</link.rule.ids><linktorsrc>$$Uhttps://worldwide.espacenet.com/publicationDetails/biblio?FT=D&amp;date=20241003&amp;DB=EPODOC&amp;CC=WO&amp;NR=2024205690A1$$EView_record_in_European_Patent_Office$$FView_record_in_$$GEuropean_Patent_Office$$Hfree_for_read</linktorsrc></links><search><creatorcontrib>ZHOU, Hailong</creatorcontrib><creatorcontrib>LIU, Tong</creatorcontrib><creatorcontrib>CHOI, Jayoung</creatorcontrib><creatorcontrib>PARK, Sangjun</creatorcontrib><creatorcontrib>FU, Qian</creatorcontrib><creatorcontrib>AGARWAL, Radhe</creatorcontrib><creatorcontrib>QIAO, Feng</creatorcontrib><title>METHOD FOR ETCHING HIGH ASPECT RATIO STRUCTURES</title><description>A method and system for etching high aspect ratio structures in a semiconducting processing chamber are disclosed herein. In one example, a method of patterning a substrate comprises etching the substrate to form a recess, depositing a passivation layer on sidewalls of the recess, treating the passivation layer, and etching the recess to a second depth. The substrate etch forms a recess to a first depth, the substrate having a mask layer disposed thereon. The treating of the passivation layer is for removal of a clogging material formed from an etch byproduct on the mask layer. The etching the recess to a second depth while maintaining a minimum variation of a recess sidewall width. Un procédé et un système de gravure de structures à rapport d'aspect élevé dans une chambre de traitement semi-conductrice sont divulgués ici. Dans un exemple, un procédé de formation de motifs sur un substrat comprend la gravure du substrat pour former un évidement, le dépôt d'une couche de passivation sur des parois latérales de l'évidement, le traitement de la couche de passivation, et la gravure de l'évidement à une seconde profondeur. La gravure de substrat forme un évidement à une première profondeur, le substrat ayant une couche de masque disposée sur lui. Le traitement de la couche de passivation est destiné à retirer un matériau de colmatage formé d'un sous-produit de gravure sur la couche de masque. La gravure de l'évidement à une seconde profondeur tout en maintenant une variation minimale d'une largeur de paroi latérale d'évidement.</description><subject>BASIC ELECTRIC ELEMENTS</subject><subject>ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR</subject><subject>ELECTRICITY</subject><subject>SEMICONDUCTOR DEVICES</subject><fulltext>true</fulltext><rsrctype>patent</rsrctype><creationdate>2024</creationdate><recordtype>patent</recordtype><sourceid>EVB</sourceid><recordid>eNrjZND3dQ3x8HdRcPMPUnANcfbw9HNX8PB091BwDA5wdQ5RCHIM8fRXCA4JCnUOCQ1yDeZhYE1LzClO5YXS3AzKbiB9uqkF-fGpxQWJyal5qSXx4f5GBkYmRgamZpYGjobGxKkCAJskJu8</recordid><startdate>20241003</startdate><enddate>20241003</enddate><creator>ZHOU, Hailong</creator><creator>LIU, Tong</creator><creator>CHOI, Jayoung</creator><creator>PARK, Sangjun</creator><creator>FU, Qian</creator><creator>AGARWAL, Radhe</creator><creator>QIAO, Feng</creator><scope>EVB</scope></search><sort><creationdate>20241003</creationdate><title>METHOD FOR ETCHING HIGH ASPECT RATIO STRUCTURES</title><author>ZHOU, Hailong ; LIU, Tong ; CHOI, Jayoung ; PARK, Sangjun ; FU, Qian ; AGARWAL, Radhe ; QIAO, Feng</author></sort><facets><frbrtype>5</frbrtype><frbrgroupid>cdi_FETCH-epo_espacenet_WO2024205690A13</frbrgroupid><rsrctype>patents</rsrctype><prefilter>patents</prefilter><language>eng ; fre</language><creationdate>2024</creationdate><topic>BASIC ELECTRIC ELEMENTS</topic><topic>ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR</topic><topic>ELECTRICITY</topic><topic>SEMICONDUCTOR DEVICES</topic><toplevel>online_resources</toplevel><creatorcontrib>ZHOU, Hailong</creatorcontrib><creatorcontrib>LIU, Tong</creatorcontrib><creatorcontrib>CHOI, Jayoung</creatorcontrib><creatorcontrib>PARK, Sangjun</creatorcontrib><creatorcontrib>FU, Qian</creatorcontrib><creatorcontrib>AGARWAL, Radhe</creatorcontrib><creatorcontrib>QIAO, Feng</creatorcontrib><collection>esp@cenet</collection></facets><delivery><delcategory>Remote Search Resource</delcategory><fulltext>fulltext_linktorsrc</fulltext></delivery><addata><au>ZHOU, Hailong</au><au>LIU, Tong</au><au>CHOI, Jayoung</au><au>PARK, Sangjun</au><au>FU, Qian</au><au>AGARWAL, Radhe</au><au>QIAO, Feng</au><format>patent</format><genre>patent</genre><ristype>GEN</ristype><title>METHOD FOR ETCHING HIGH ASPECT RATIO STRUCTURES</title><date>2024-10-03</date><risdate>2024</risdate><abstract>A method and system for etching high aspect ratio structures in a semiconducting processing chamber are disclosed herein. In one example, a method of patterning a substrate comprises etching the substrate to form a recess, depositing a passivation layer on sidewalls of the recess, treating the passivation layer, and etching the recess to a second depth. The substrate etch forms a recess to a first depth, the substrate having a mask layer disposed thereon. The treating of the passivation layer is for removal of a clogging material formed from an etch byproduct on the mask layer. The etching the recess to a second depth while maintaining a minimum variation of a recess sidewall width. Un procédé et un système de gravure de structures à rapport d'aspect élevé dans une chambre de traitement semi-conductrice sont divulgués ici. Dans un exemple, un procédé de formation de motifs sur un substrat comprend la gravure du substrat pour former un évidement, le dépôt d'une couche de passivation sur des parois latérales de l'évidement, le traitement de la couche de passivation, et la gravure de l'évidement à une seconde profondeur. La gravure de substrat forme un évidement à une première profondeur, le substrat ayant une couche de masque disposée sur lui. Le traitement de la couche de passivation est destiné à retirer un matériau de colmatage formé d'un sous-produit de gravure sur la couche de masque. La gravure de l'évidement à une seconde profondeur tout en maintenant une variation minimale d'une largeur de paroi latérale d'évidement.</abstract><oa>free_for_read</oa></addata></record>
fulltext fulltext_linktorsrc
identifier
ispartof
issn
language eng ; fre
recordid cdi_epo_espacenet_WO2024205690A1
source esp@cenet
subjects BASIC ELECTRIC ELEMENTS
ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
ELECTRICITY
SEMICONDUCTOR DEVICES
title METHOD FOR ETCHING HIGH ASPECT RATIO STRUCTURES
url https://sfx.bib-bvb.de/sfx_tum?ctx_ver=Z39.88-2004&ctx_enc=info:ofi/enc:UTF-8&ctx_tim=2025-01-07T14%3A00%3A34IST&url_ver=Z39.88-2004&url_ctx_fmt=infofi/fmt:kev:mtx:ctx&rfr_id=info:sid/primo.exlibrisgroup.com:primo3-Article-epo_EVB&rft_val_fmt=info:ofi/fmt:kev:mtx:patent&rft.genre=patent&rft.au=ZHOU,%20Hailong&rft.date=2024-10-03&rft_id=info:doi/&rft_dat=%3Cepo_EVB%3EWO2024205690A1%3C/epo_EVB%3E%3Curl%3E%3C/url%3E&disable_directlink=true&sfx.directlink=off&sfx.report_link=0&rft_id=info:oai/&rft_id=info:pmid/&rfr_iscdi=true