FILTERING REMOTE DATA SYNCHRONIZATION BARRIER (DSB) INSTRUCTION EXECUTION IN PROCESSOR-BASED DEVICES

Filtering remote data synchronization barrier (DSB) instruction execution in processor-based devices is disclosed herein. In some exemplary aspects, a processor-based device provides a plurality of processors including an issuing processor and a remote processor. The remote processor receives, from...

Ausführliche Beschreibung

Gespeichert in:
Bibliographische Detailangaben
Hauptverfasser: KITCHIN, Paul, SANJELIWALA, Huzefa, MONTERO, Adrian
Format: Patent
Sprache:eng ; fre
Schlagworte:
Online-Zugang:Volltext bestellen
Tags: Tag hinzufügen
Keine Tags, Fügen Sie den ersten Tag hinzu!
container_end_page
container_issue
container_start_page
container_title
container_volume
creator KITCHIN, Paul
SANJELIWALA, Huzefa
MONTERO, Adrian
description Filtering remote data synchronization barrier (DSB) instruction execution in processor-based devices is disclosed herein. In some exemplary aspects, a processor-based device provides a plurality of processors including an issuing processor and a remote processor. The remote processor receives, from the issuing processor, a translation lookaside buffer (TLB) invalidation (TLBI) instruction indicating a request to invalidate a TLB entry of a plurality of TLB entries of a TLB of the remote processor. The remote processor also receives a DSB instruction from the issuing processor. The remote processor determines whether the TLBI instruction satisfies filtering criteria, which specify conditions under which execution of the DSB instruction by the remote processor is unnecessary. If the remote processor determines that the TLBI instruction satisfies the filtering criteria, the remote processor foregoes execution of a DSB operation corresponding to the DSB instruction, and issues an early DSB acknowledgement to the issuing processor. La divulgation concerne le filtrage d'exécution d'instruction de barrière de synchronisation de données (DSB) à distance dans des dispositifs basés sur processeur. Dans certains aspects donnés à titre d'exemple, un dispositif basé sur processeur fournit une pluralité de processeurs comprenant un processeur d'émission et un processeur distant. Le processeur distant reçoit, à partir du processeur d'émission, une instruction d'invalidation de répertoire de pages actives (TLB) (TLBI) indiquant une requête d'invalidation d'une entrée TLB d'une pluralité d'entrées TLB d'un TLB du processeur distant. Le processeur distant reçoit également une instruction DSB à partir du processeur d'émission. Le processeur distant détermine si l'instruction TLBI satisfait des critères de filtrage, qui spécifient les conditions dans lesquelles l'exécution de l'instruction DSB par le processeur distant n'est pas nécessaire. Si le processeur distant détermine que l'instruction TLBI satisfait les critères de filtrage, le processeur distant abandonne l'exécution d'une opération DSB correspondant à l'instruction DSB et émet un acquittement DSB précoce vers le processeur d'émission.
format Patent
fullrecord <record><control><sourceid>epo_EVB</sourceid><recordid>TN_cdi_epo_espacenet_WO2024196486A1</recordid><sourceformat>XML</sourceformat><sourcesystem>PC</sourcesystem><sourcerecordid>WO2024196486A1</sourcerecordid><originalsourceid>FETCH-epo_espacenet_WO2024196486A13</originalsourceid><addsrcrecordid>eNqNirsKwkAQRdNYiPoPAzZaBEwMQct9TMyA7srsxlcTgq6VaCD-P0rwA6zu4Zw7jG4FbT0ymQ0w7qxH0MILcGejSraGLsKTNSAFMyHDTDs5BzLOc6X6gidUVU9kYM9WoXOWYykcatB4oK8YR4N78-jC5LejaFqgV2Uc2lcdura5hmd410ebLtIsWefZKhfJ8r_XB1TjNdg</addsrcrecordid><sourcetype>Open Access Repository</sourcetype><iscdi>true</iscdi><recordtype>patent</recordtype></control><display><type>patent</type><title>FILTERING REMOTE DATA SYNCHRONIZATION BARRIER (DSB) INSTRUCTION EXECUTION IN PROCESSOR-BASED DEVICES</title><source>esp@cenet</source><creator>KITCHIN, Paul ; SANJELIWALA, Huzefa ; MONTERO, Adrian</creator><creatorcontrib>KITCHIN, Paul ; SANJELIWALA, Huzefa ; MONTERO, Adrian</creatorcontrib><description>Filtering remote data synchronization barrier (DSB) instruction execution in processor-based devices is disclosed herein. In some exemplary aspects, a processor-based device provides a plurality of processors including an issuing processor and a remote processor. The remote processor receives, from the issuing processor, a translation lookaside buffer (TLB) invalidation (TLBI) instruction indicating a request to invalidate a TLB entry of a plurality of TLB entries of a TLB of the remote processor. The remote processor also receives a DSB instruction from the issuing processor. The remote processor determines whether the TLBI instruction satisfies filtering criteria, which specify conditions under which execution of the DSB instruction by the remote processor is unnecessary. If the remote processor determines that the TLBI instruction satisfies the filtering criteria, the remote processor foregoes execution of a DSB operation corresponding to the DSB instruction, and issues an early DSB acknowledgement to the issuing processor. La divulgation concerne le filtrage d'exécution d'instruction de barrière de synchronisation de données (DSB) à distance dans des dispositifs basés sur processeur. Dans certains aspects donnés à titre d'exemple, un dispositif basé sur processeur fournit une pluralité de processeurs comprenant un processeur d'émission et un processeur distant. Le processeur distant reçoit, à partir du processeur d'émission, une instruction d'invalidation de répertoire de pages actives (TLB) (TLBI) indiquant une requête d'invalidation d'une entrée TLB d'une pluralité d'entrées TLB d'un TLB du processeur distant. Le processeur distant reçoit également une instruction DSB à partir du processeur d'émission. Le processeur distant détermine si l'instruction TLBI satisfait des critères de filtrage, qui spécifient les conditions dans lesquelles l'exécution de l'instruction DSB par le processeur distant n'est pas nécessaire. Si le processeur distant détermine que l'instruction TLBI satisfait les critères de filtrage, le processeur distant abandonne l'exécution d'une opération DSB correspondant à l'instruction DSB et émet un acquittement DSB précoce vers le processeur d'émission.</description><language>eng ; fre</language><subject>CALCULATING ; COMPUTING ; COUNTING ; ELECTRIC DIGITAL DATA PROCESSING ; PHYSICS</subject><creationdate>2024</creationdate><oa>free_for_read</oa><woscitedreferencessubscribed>false</woscitedreferencessubscribed></display><links><openurl>$$Topenurl_article</openurl><openurlfulltext>$$Topenurlfull_article</openurlfulltext><thumbnail>$$Tsyndetics_thumb_exl</thumbnail><linktohtml>$$Uhttps://worldwide.espacenet.com/publicationDetails/biblio?FT=D&amp;date=20240926&amp;DB=EPODOC&amp;CC=WO&amp;NR=2024196486A1$$EHTML$$P50$$Gepo$$Hfree_for_read</linktohtml><link.rule.ids>230,308,780,885,25564,76547</link.rule.ids><linktorsrc>$$Uhttps://worldwide.espacenet.com/publicationDetails/biblio?FT=D&amp;date=20240926&amp;DB=EPODOC&amp;CC=WO&amp;NR=2024196486A1$$EView_record_in_European_Patent_Office$$FView_record_in_$$GEuropean_Patent_Office$$Hfree_for_read</linktorsrc></links><search><creatorcontrib>KITCHIN, Paul</creatorcontrib><creatorcontrib>SANJELIWALA, Huzefa</creatorcontrib><creatorcontrib>MONTERO, Adrian</creatorcontrib><title>FILTERING REMOTE DATA SYNCHRONIZATION BARRIER (DSB) INSTRUCTION EXECUTION IN PROCESSOR-BASED DEVICES</title><description>Filtering remote data synchronization barrier (DSB) instruction execution in processor-based devices is disclosed herein. In some exemplary aspects, a processor-based device provides a plurality of processors including an issuing processor and a remote processor. The remote processor receives, from the issuing processor, a translation lookaside buffer (TLB) invalidation (TLBI) instruction indicating a request to invalidate a TLB entry of a plurality of TLB entries of a TLB of the remote processor. The remote processor also receives a DSB instruction from the issuing processor. The remote processor determines whether the TLBI instruction satisfies filtering criteria, which specify conditions under which execution of the DSB instruction by the remote processor is unnecessary. If the remote processor determines that the TLBI instruction satisfies the filtering criteria, the remote processor foregoes execution of a DSB operation corresponding to the DSB instruction, and issues an early DSB acknowledgement to the issuing processor. La divulgation concerne le filtrage d'exécution d'instruction de barrière de synchronisation de données (DSB) à distance dans des dispositifs basés sur processeur. Dans certains aspects donnés à titre d'exemple, un dispositif basé sur processeur fournit une pluralité de processeurs comprenant un processeur d'émission et un processeur distant. Le processeur distant reçoit, à partir du processeur d'émission, une instruction d'invalidation de répertoire de pages actives (TLB) (TLBI) indiquant une requête d'invalidation d'une entrée TLB d'une pluralité d'entrées TLB d'un TLB du processeur distant. Le processeur distant reçoit également une instruction DSB à partir du processeur d'émission. Le processeur distant détermine si l'instruction TLBI satisfait des critères de filtrage, qui spécifient les conditions dans lesquelles l'exécution de l'instruction DSB par le processeur distant n'est pas nécessaire. Si le processeur distant détermine que l'instruction TLBI satisfait les critères de filtrage, le processeur distant abandonne l'exécution d'une opération DSB correspondant à l'instruction DSB et émet un acquittement DSB précoce vers le processeur d'émission.</description><subject>CALCULATING</subject><subject>COMPUTING</subject><subject>COUNTING</subject><subject>ELECTRIC DIGITAL DATA PROCESSING</subject><subject>PHYSICS</subject><fulltext>true</fulltext><rsrctype>patent</rsrctype><creationdate>2024</creationdate><recordtype>patent</recordtype><sourceid>EVB</sourceid><recordid>eNqNirsKwkAQRdNYiPoPAzZaBEwMQct9TMyA7srsxlcTgq6VaCD-P0rwA6zu4Zw7jG4FbT0ymQ0w7qxH0MILcGejSraGLsKTNSAFMyHDTDs5BzLOc6X6gidUVU9kYM9WoXOWYykcatB4oK8YR4N78-jC5LejaFqgV2Uc2lcdura5hmd410ebLtIsWefZKhfJ8r_XB1TjNdg</recordid><startdate>20240926</startdate><enddate>20240926</enddate><creator>KITCHIN, Paul</creator><creator>SANJELIWALA, Huzefa</creator><creator>MONTERO, Adrian</creator><scope>EVB</scope></search><sort><creationdate>20240926</creationdate><title>FILTERING REMOTE DATA SYNCHRONIZATION BARRIER (DSB) INSTRUCTION EXECUTION IN PROCESSOR-BASED DEVICES</title><author>KITCHIN, Paul ; SANJELIWALA, Huzefa ; MONTERO, Adrian</author></sort><facets><frbrtype>5</frbrtype><frbrgroupid>cdi_FETCH-epo_espacenet_WO2024196486A13</frbrgroupid><rsrctype>patents</rsrctype><prefilter>patents</prefilter><language>eng ; fre</language><creationdate>2024</creationdate><topic>CALCULATING</topic><topic>COMPUTING</topic><topic>COUNTING</topic><topic>ELECTRIC DIGITAL DATA PROCESSING</topic><topic>PHYSICS</topic><toplevel>online_resources</toplevel><creatorcontrib>KITCHIN, Paul</creatorcontrib><creatorcontrib>SANJELIWALA, Huzefa</creatorcontrib><creatorcontrib>MONTERO, Adrian</creatorcontrib><collection>esp@cenet</collection></facets><delivery><delcategory>Remote Search Resource</delcategory><fulltext>fulltext_linktorsrc</fulltext></delivery><addata><au>KITCHIN, Paul</au><au>SANJELIWALA, Huzefa</au><au>MONTERO, Adrian</au><format>patent</format><genre>patent</genre><ristype>GEN</ristype><title>FILTERING REMOTE DATA SYNCHRONIZATION BARRIER (DSB) INSTRUCTION EXECUTION IN PROCESSOR-BASED DEVICES</title><date>2024-09-26</date><risdate>2024</risdate><abstract>Filtering remote data synchronization barrier (DSB) instruction execution in processor-based devices is disclosed herein. In some exemplary aspects, a processor-based device provides a plurality of processors including an issuing processor and a remote processor. The remote processor receives, from the issuing processor, a translation lookaside buffer (TLB) invalidation (TLBI) instruction indicating a request to invalidate a TLB entry of a plurality of TLB entries of a TLB of the remote processor. The remote processor also receives a DSB instruction from the issuing processor. The remote processor determines whether the TLBI instruction satisfies filtering criteria, which specify conditions under which execution of the DSB instruction by the remote processor is unnecessary. If the remote processor determines that the TLBI instruction satisfies the filtering criteria, the remote processor foregoes execution of a DSB operation corresponding to the DSB instruction, and issues an early DSB acknowledgement to the issuing processor. La divulgation concerne le filtrage d'exécution d'instruction de barrière de synchronisation de données (DSB) à distance dans des dispositifs basés sur processeur. Dans certains aspects donnés à titre d'exemple, un dispositif basé sur processeur fournit une pluralité de processeurs comprenant un processeur d'émission et un processeur distant. Le processeur distant reçoit, à partir du processeur d'émission, une instruction d'invalidation de répertoire de pages actives (TLB) (TLBI) indiquant une requête d'invalidation d'une entrée TLB d'une pluralité d'entrées TLB d'un TLB du processeur distant. Le processeur distant reçoit également une instruction DSB à partir du processeur d'émission. Le processeur distant détermine si l'instruction TLBI satisfait des critères de filtrage, qui spécifient les conditions dans lesquelles l'exécution de l'instruction DSB par le processeur distant n'est pas nécessaire. Si le processeur distant détermine que l'instruction TLBI satisfait les critères de filtrage, le processeur distant abandonne l'exécution d'une opération DSB correspondant à l'instruction DSB et émet un acquittement DSB précoce vers le processeur d'émission.</abstract><oa>free_for_read</oa></addata></record>
fulltext fulltext_linktorsrc
identifier
ispartof
issn
language eng ; fre
recordid cdi_epo_espacenet_WO2024196486A1
source esp@cenet
subjects CALCULATING
COMPUTING
COUNTING
ELECTRIC DIGITAL DATA PROCESSING
PHYSICS
title FILTERING REMOTE DATA SYNCHRONIZATION BARRIER (DSB) INSTRUCTION EXECUTION IN PROCESSOR-BASED DEVICES
url https://sfx.bib-bvb.de/sfx_tum?ctx_ver=Z39.88-2004&ctx_enc=info:ofi/enc:UTF-8&ctx_tim=2024-12-27T13%3A49%3A28IST&url_ver=Z39.88-2004&url_ctx_fmt=infofi/fmt:kev:mtx:ctx&rfr_id=info:sid/primo.exlibrisgroup.com:primo3-Article-epo_EVB&rft_val_fmt=info:ofi/fmt:kev:mtx:patent&rft.genre=patent&rft.au=KITCHIN,%20Paul&rft.date=2024-09-26&rft_id=info:doi/&rft_dat=%3Cepo_EVB%3EWO2024196486A1%3C/epo_EVB%3E%3Curl%3E%3C/url%3E&disable_directlink=true&sfx.directlink=off&sfx.report_link=0&rft_id=info:oai/&rft_id=info:pmid/&rfr_iscdi=true