SCAN TEST IN A SINGLE-WIRE BUS CIRCUIT

A Scan test in a single-wire bus circuit is described in the present disclosure. The single-wire bus circuit has one or more external pins for connecting to a single-wire bus. Given that multiple physical pins are required to carry out the Scan test, the single-wire bus circuit must provide addition...

Ausführliche Beschreibung

Gespeichert in:
Bibliographische Detailangaben
Hauptverfasser: BLOOM, James Mark Robert, NGO, Christopher Truong
Format: Patent
Sprache:eng ; fre
Schlagworte:
Online-Zugang:Volltext bestellen
Tags: Tag hinzufügen
Keine Tags, Fügen Sie den ersten Tag hinzu!
container_end_page
container_issue
container_start_page
container_title
container_volume
creator BLOOM, James Mark Robert
NGO, Christopher Truong
description A Scan test in a single-wire bus circuit is described in the present disclosure. The single-wire bus circuit has one or more external pins for connecting to a single-wire bus. Given that multiple physical pins are required to carry out the Scan test, the single-wire bus circuit must provide additional pins required by the Scan test. In embodiments disclosed herein, the single-wire bus circuit includes a communication circuit under test and a driver circuit coupled to the communication circuit via multiple internal pins. The driver circuit uses a subset of the internal pins as input pins and another subset of the internal pins as output pins in order to carry out the Scan test in the communication circuit. A mini-telegram is sent at the beginning of the Scan test along with common bus values. This reduces the time required to perform the scan test. La présente invention concerne un test de balayage dans un circuit de bus à fil unique. Le circuit de bus à fil unique a une ou plusieurs broches externes pour se connecter à un bus à fil unique. Étant donné que de multiples broches physiques sont nécessaires pour effectuer le test de balayage, le circuit de bus à fil unique doit fournir des broches supplémentaires requises par le test de balayage. Dans des modes de réalisation de la présente invention, le circuit de bus à fil unique comprend un circuit de communication testé et un circuit de pilotage couplé au circuit de communication par l'intermédiaire de multiples broches internes. Le circuit de pilotage utilise un sous-ensemble des broches internes en tant que broches d'entrée et un autre sous-ensemble des broches internes en tant que broches de sortie afin d'effectuer le test de balayage dans le circuit de communication. Un minitélégramme est envoyé au début du test de balayage avec des valeurs de bus communes. Ceci réduit le temps nécessaire pour effectuer le test de balayage.
format Patent
fullrecord <record><control><sourceid>epo_EVB</sourceid><recordid>TN_cdi_epo_espacenet_WO2024186533A1</recordid><sourceformat>XML</sourceformat><sourcesystem>PC</sourcesystem><sourcerecordid>WO2024186533A1</sourcerecordid><originalsourceid>FETCH-epo_espacenet_WO2024186533A13</originalsourceid><addsrcrecordid>eNrjZFALdnb0UwhxDQ5R8PRTcFQI9vRz93HVDfcMclVwCg1WcPYMcg71DOFhYE1LzClO5YXS3AzKbq4hzh66qQX58anFBYnJqXmpJfHh_kYGRiaGFmamxsaOhsbEqQIAJqskIQ</addsrcrecordid><sourcetype>Open Access Repository</sourcetype><iscdi>true</iscdi><recordtype>patent</recordtype></control><display><type>patent</type><title>SCAN TEST IN A SINGLE-WIRE BUS CIRCUIT</title><source>esp@cenet</source><creator>BLOOM, James Mark Robert ; NGO, Christopher Truong</creator><creatorcontrib>BLOOM, James Mark Robert ; NGO, Christopher Truong</creatorcontrib><description>A Scan test in a single-wire bus circuit is described in the present disclosure. The single-wire bus circuit has one or more external pins for connecting to a single-wire bus. Given that multiple physical pins are required to carry out the Scan test, the single-wire bus circuit must provide additional pins required by the Scan test. In embodiments disclosed herein, the single-wire bus circuit includes a communication circuit under test and a driver circuit coupled to the communication circuit via multiple internal pins. The driver circuit uses a subset of the internal pins as input pins and another subset of the internal pins as output pins in order to carry out the Scan test in the communication circuit. A mini-telegram is sent at the beginning of the Scan test along with common bus values. This reduces the time required to perform the scan test. La présente invention concerne un test de balayage dans un circuit de bus à fil unique. Le circuit de bus à fil unique a une ou plusieurs broches externes pour se connecter à un bus à fil unique. Étant donné que de multiples broches physiques sont nécessaires pour effectuer le test de balayage, le circuit de bus à fil unique doit fournir des broches supplémentaires requises par le test de balayage. Dans des modes de réalisation de la présente invention, le circuit de bus à fil unique comprend un circuit de communication testé et un circuit de pilotage couplé au circuit de communication par l'intermédiaire de multiples broches internes. Le circuit de pilotage utilise un sous-ensemble des broches internes en tant que broches d'entrée et un autre sous-ensemble des broches internes en tant que broches de sortie afin d'effectuer le test de balayage dans le circuit de communication. Un minitélégramme est envoyé au début du test de balayage avec des valeurs de bus communes. Ceci réduit le temps nécessaire pour effectuer le test de balayage.</description><language>eng ; fre</language><subject>CALCULATING ; COMPUTING ; COUNTING ; ELECTRIC DIGITAL DATA PROCESSING ; MEASURING ; MEASURING ELECTRIC VARIABLES ; MEASURING MAGNETIC VARIABLES ; PHYSICS ; TESTING</subject><creationdate>2024</creationdate><oa>free_for_read</oa><woscitedreferencessubscribed>false</woscitedreferencessubscribed></display><links><openurl>$$Topenurl_article</openurl><openurlfulltext>$$Topenurlfull_article</openurlfulltext><thumbnail>$$Tsyndetics_thumb_exl</thumbnail><linktohtml>$$Uhttps://worldwide.espacenet.com/publicationDetails/biblio?FT=D&amp;date=20240912&amp;DB=EPODOC&amp;CC=WO&amp;NR=2024186533A1$$EHTML$$P50$$Gepo$$Hfree_for_read</linktohtml><link.rule.ids>230,308,776,881,25542,76516</link.rule.ids><linktorsrc>$$Uhttps://worldwide.espacenet.com/publicationDetails/biblio?FT=D&amp;date=20240912&amp;DB=EPODOC&amp;CC=WO&amp;NR=2024186533A1$$EView_record_in_European_Patent_Office$$FView_record_in_$$GEuropean_Patent_Office$$Hfree_for_read</linktorsrc></links><search><creatorcontrib>BLOOM, James Mark Robert</creatorcontrib><creatorcontrib>NGO, Christopher Truong</creatorcontrib><title>SCAN TEST IN A SINGLE-WIRE BUS CIRCUIT</title><description>A Scan test in a single-wire bus circuit is described in the present disclosure. The single-wire bus circuit has one or more external pins for connecting to a single-wire bus. Given that multiple physical pins are required to carry out the Scan test, the single-wire bus circuit must provide additional pins required by the Scan test. In embodiments disclosed herein, the single-wire bus circuit includes a communication circuit under test and a driver circuit coupled to the communication circuit via multiple internal pins. The driver circuit uses a subset of the internal pins as input pins and another subset of the internal pins as output pins in order to carry out the Scan test in the communication circuit. A mini-telegram is sent at the beginning of the Scan test along with common bus values. This reduces the time required to perform the scan test. La présente invention concerne un test de balayage dans un circuit de bus à fil unique. Le circuit de bus à fil unique a une ou plusieurs broches externes pour se connecter à un bus à fil unique. Étant donné que de multiples broches physiques sont nécessaires pour effectuer le test de balayage, le circuit de bus à fil unique doit fournir des broches supplémentaires requises par le test de balayage. Dans des modes de réalisation de la présente invention, le circuit de bus à fil unique comprend un circuit de communication testé et un circuit de pilotage couplé au circuit de communication par l'intermédiaire de multiples broches internes. Le circuit de pilotage utilise un sous-ensemble des broches internes en tant que broches d'entrée et un autre sous-ensemble des broches internes en tant que broches de sortie afin d'effectuer le test de balayage dans le circuit de communication. Un minitélégramme est envoyé au début du test de balayage avec des valeurs de bus communes. Ceci réduit le temps nécessaire pour effectuer le test de balayage.</description><subject>CALCULATING</subject><subject>COMPUTING</subject><subject>COUNTING</subject><subject>ELECTRIC DIGITAL DATA PROCESSING</subject><subject>MEASURING</subject><subject>MEASURING ELECTRIC VARIABLES</subject><subject>MEASURING MAGNETIC VARIABLES</subject><subject>PHYSICS</subject><subject>TESTING</subject><fulltext>true</fulltext><rsrctype>patent</rsrctype><creationdate>2024</creationdate><recordtype>patent</recordtype><sourceid>EVB</sourceid><recordid>eNrjZFALdnb0UwhxDQ5R8PRTcFQI9vRz93HVDfcMclVwCg1WcPYMcg71DOFhYE1LzClO5YXS3AzKbq4hzh66qQX58anFBYnJqXmpJfHh_kYGRiaGFmamxsaOhsbEqQIAJqskIQ</recordid><startdate>20240912</startdate><enddate>20240912</enddate><creator>BLOOM, James Mark Robert</creator><creator>NGO, Christopher Truong</creator><scope>EVB</scope></search><sort><creationdate>20240912</creationdate><title>SCAN TEST IN A SINGLE-WIRE BUS CIRCUIT</title><author>BLOOM, James Mark Robert ; NGO, Christopher Truong</author></sort><facets><frbrtype>5</frbrtype><frbrgroupid>cdi_FETCH-epo_espacenet_WO2024186533A13</frbrgroupid><rsrctype>patents</rsrctype><prefilter>patents</prefilter><language>eng ; fre</language><creationdate>2024</creationdate><topic>CALCULATING</topic><topic>COMPUTING</topic><topic>COUNTING</topic><topic>ELECTRIC DIGITAL DATA PROCESSING</topic><topic>MEASURING</topic><topic>MEASURING ELECTRIC VARIABLES</topic><topic>MEASURING MAGNETIC VARIABLES</topic><topic>PHYSICS</topic><topic>TESTING</topic><toplevel>online_resources</toplevel><creatorcontrib>BLOOM, James Mark Robert</creatorcontrib><creatorcontrib>NGO, Christopher Truong</creatorcontrib><collection>esp@cenet</collection></facets><delivery><delcategory>Remote Search Resource</delcategory><fulltext>fulltext_linktorsrc</fulltext></delivery><addata><au>BLOOM, James Mark Robert</au><au>NGO, Christopher Truong</au><format>patent</format><genre>patent</genre><ristype>GEN</ristype><title>SCAN TEST IN A SINGLE-WIRE BUS CIRCUIT</title><date>2024-09-12</date><risdate>2024</risdate><abstract>A Scan test in a single-wire bus circuit is described in the present disclosure. The single-wire bus circuit has one or more external pins for connecting to a single-wire bus. Given that multiple physical pins are required to carry out the Scan test, the single-wire bus circuit must provide additional pins required by the Scan test. In embodiments disclosed herein, the single-wire bus circuit includes a communication circuit under test and a driver circuit coupled to the communication circuit via multiple internal pins. The driver circuit uses a subset of the internal pins as input pins and another subset of the internal pins as output pins in order to carry out the Scan test in the communication circuit. A mini-telegram is sent at the beginning of the Scan test along with common bus values. This reduces the time required to perform the scan test. La présente invention concerne un test de balayage dans un circuit de bus à fil unique. Le circuit de bus à fil unique a une ou plusieurs broches externes pour se connecter à un bus à fil unique. Étant donné que de multiples broches physiques sont nécessaires pour effectuer le test de balayage, le circuit de bus à fil unique doit fournir des broches supplémentaires requises par le test de balayage. Dans des modes de réalisation de la présente invention, le circuit de bus à fil unique comprend un circuit de communication testé et un circuit de pilotage couplé au circuit de communication par l'intermédiaire de multiples broches internes. Le circuit de pilotage utilise un sous-ensemble des broches internes en tant que broches d'entrée et un autre sous-ensemble des broches internes en tant que broches de sortie afin d'effectuer le test de balayage dans le circuit de communication. Un minitélégramme est envoyé au début du test de balayage avec des valeurs de bus communes. Ceci réduit le temps nécessaire pour effectuer le test de balayage.</abstract><oa>free_for_read</oa></addata></record>
fulltext fulltext_linktorsrc
identifier
ispartof
issn
language eng ; fre
recordid cdi_epo_espacenet_WO2024186533A1
source esp@cenet
subjects CALCULATING
COMPUTING
COUNTING
ELECTRIC DIGITAL DATA PROCESSING
MEASURING
MEASURING ELECTRIC VARIABLES
MEASURING MAGNETIC VARIABLES
PHYSICS
TESTING
title SCAN TEST IN A SINGLE-WIRE BUS CIRCUIT
url https://sfx.bib-bvb.de/sfx_tum?ctx_ver=Z39.88-2004&ctx_enc=info:ofi/enc:UTF-8&ctx_tim=2025-02-13T19%3A54%3A51IST&url_ver=Z39.88-2004&url_ctx_fmt=infofi/fmt:kev:mtx:ctx&rfr_id=info:sid/primo.exlibrisgroup.com:primo3-Article-epo_EVB&rft_val_fmt=info:ofi/fmt:kev:mtx:patent&rft.genre=patent&rft.au=BLOOM,%20James%20Mark%20Robert&rft.date=2024-09-12&rft_id=info:doi/&rft_dat=%3Cepo_EVB%3EWO2024186533A1%3C/epo_EVB%3E%3Curl%3E%3C/url%3E&disable_directlink=true&sfx.directlink=off&sfx.report_link=0&rft_id=info:oai/&rft_id=info:pmid/&rfr_iscdi=true