SEMICONDUCTOR DEVICE AND RELATED FABRICATION METHOD

A semiconductor device and related fabrication method are disclosed. Specifically, a multi-layer structure (26) in the semiconductor device is formed on a surface (30) of a substrate (32) and surrounded by a dicing street(s) (28). The multi-layer structure can be formed to include an interlayer dielectric (ILD) layer (38) to act as an etch stop. A spacer dielectric layer (42) is then deposited over the multi-layer structure and the surrounding dicing street(s). The spacer dielectric layer is then etched back to reveal the surrounding dicing street(s) while leaving in place a sidewall between multi-layer structure and the surrounding dicing street(s). By using the ILD layer to provide the etch stop, in conjunction with depositing the spacer dielectric layer before etching and leaving in place the sidewall after etching, it is possible to protect the multi-level structure for uncompromised integrity and performance. L'invention concerne un dispositif à semi-conducteur ainsi qu'un procédé de fabrication associé. Plus précisément, une structure multicouche (26) dans le dispositif à semi-conducteur est formée sur une surface (30) d'un substrat (32) et entourée d'un ou de plusieurs chemins de découpage en dés (28). La structure multicouche peut être formée pour comprendre une couche diélectrique intercouche (ILD) (38) pour agir en tant qu'arrêt de gravure. Une couche diélectrique d'espacement (42) est ensuite déposée sur la structure multicouche et le ou les chemins de découpage en dés environnants. La couche diélectrique d'espacement est ensuite gravée en retour pour révéler le ou les chemins de découpage en dés environnants tout en laissant en place une paroi latérale entre une structure multicouche et le ou les chemins de découpage en dés environnants. En utilisant la couche ILD pour fournir l'arrêt de gravure, conjointement avec le dépôt de la couche diélectrique d'espacement avant la gravure et en laissant en place la paroi latérale après gravure, il est possible de protéger la structure multi-niveau pour éviter de compromettre l'intégrité et les performances.