CLOCKING ARCHITECTURE FOR COMMUNICATING CLOCK SIGNALS OVER A COMMUNICATION INTERFACE
An integrated circuit, IC, device includes a first IC chip (110), a second IC chip (120), and a chip-to-chip interface (112) connected between the first IC chip (110) and the second IC chip (120). The chip-to-chip interface (120) communicates an interface clock signal and a logic clock signal betwee...
Gespeichert in:
| Hauptverfasser: | , |
|---|---|
| Format: | Patent |
| Sprache: | eng ; fre |
| Schlagworte: | |
| Online-Zugang: | Volltext bestellen |
| Tags: |
Tag hinzufügen
Keine Tags, Fügen Sie den ersten Tag hinzu!
|
| container_end_page | |
|---|---|
| container_issue | |
| container_start_page | |
| container_title | |
| container_volume | |
| creator | SWANSON, Richard W SCHULTZ, David P |
| description | An integrated circuit, IC, device includes a first IC chip (110), a second IC chip (120), and a chip-to-chip interface (112) connected between the first IC chip (110) and the second IC chip (120). The chip-to-chip interface (120) communicates an interface clock signal and a logic clock signal between the first IC chip (110) and the second IC chip (120). The interface clock signal is synchronous with a data signal received by one of the first IC chip (110) and the second IC chip (120). The logic clock signal is asynchronous with the data signal.
L'invention concerne un dispositif de circuit intégré, IC, qui comprend une première puce de CI (110), une seconde puce de CI (120), et une interface puce à puce (112) connectée entre la première puce de CI (110) et la seconde puce de CI (120). L'interface puce à puce (120) communique un signal d'horloge d'interface et un signal d'horloge logique entre la première puce IC (110) et la seconde puce IC (120). Le signal d'horloge d'interface est synchrone avec un signal de données reçu par l'une de la première puce IC (110) et de la seconde puce IC (120). Le signal d'horloge logique est asynchrone avec le signal de données. |
| format | Patent |
| fullrecord | <record><control><sourceid>epo_EVB</sourceid><recordid>TN_cdi_epo_espacenet_WO2024118171A1</recordid><sourceformat>XML</sourceformat><sourcesystem>PC</sourcesystem><sourcerecordid>WO2024118171A1</sourcerecordid><originalsourceid>FETCH-epo_espacenet_WO2024118171A13</originalsourceid><addsrcrecordid>eNrjZAhx9vF39vb0c1dwDHL28AxxdQ4JDXJVcPMPUnD29_UN9fN0dgwBSYPVKQR7uvs5-gQr-Ie5Bik4Iivx91Pw9AtxDXJzdHblYWBNS8wpTuWF0twMym6uIc4euqkF-fGpxQWJyal5qSXx4f5GBkYmhoYWhuaGjobGxKkCAACmMSQ</addsrcrecordid><sourcetype>Open Access Repository</sourcetype><iscdi>true</iscdi><recordtype>patent</recordtype></control><display><type>patent</type><title>CLOCKING ARCHITECTURE FOR COMMUNICATING CLOCK SIGNALS OVER A COMMUNICATION INTERFACE</title><source>esp@cenet</source><creator>SWANSON, Richard W ; SCHULTZ, David P</creator><creatorcontrib>SWANSON, Richard W ; SCHULTZ, David P</creatorcontrib><description>An integrated circuit, IC, device includes a first IC chip (110), a second IC chip (120), and a chip-to-chip interface (112) connected between the first IC chip (110) and the second IC chip (120). The chip-to-chip interface (120) communicates an interface clock signal and a logic clock signal between the first IC chip (110) and the second IC chip (120). The interface clock signal is synchronous with a data signal received by one of the first IC chip (110) and the second IC chip (120). The logic clock signal is asynchronous with the data signal.
L'invention concerne un dispositif de circuit intégré, IC, qui comprend une première puce de CI (110), une seconde puce de CI (120), et une interface puce à puce (112) connectée entre la première puce de CI (110) et la seconde puce de CI (120). L'interface puce à puce (120) communique un signal d'horloge d'interface et un signal d'horloge logique entre la première puce IC (110) et la seconde puce IC (120). Le signal d'horloge d'interface est synchrone avec un signal de données reçu par l'une de la première puce IC (110) et de la seconde puce IC (120). Le signal d'horloge logique est asynchrone avec le signal de données.</description><language>eng ; fre</language><subject>CALCULATING ; COMPUTING ; COUNTING ; ELECTRIC COMMUNICATION TECHNIQUE ; ELECTRIC DIGITAL DATA PROCESSING ; ELECTRICITY ; PHYSICS ; TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHICCOMMUNICATION</subject><creationdate>2024</creationdate><oa>free_for_read</oa><woscitedreferencessubscribed>false</woscitedreferencessubscribed></display><links><openurl>$$Topenurl_article</openurl><openurlfulltext>$$Topenurlfull_article</openurlfulltext><thumbnail>$$Tsyndetics_thumb_exl</thumbnail><linktohtml>$$Uhttps://worldwide.espacenet.com/publicationDetails/biblio?FT=D&date=20240606&DB=EPODOC&CC=WO&NR=2024118171A1$$EHTML$$P50$$Gepo$$Hfree_for_read</linktohtml><link.rule.ids>230,308,780,885,25564,76547</link.rule.ids><linktorsrc>$$Uhttps://worldwide.espacenet.com/publicationDetails/biblio?FT=D&date=20240606&DB=EPODOC&CC=WO&NR=2024118171A1$$EView_record_in_European_Patent_Office$$FView_record_in_$$GEuropean_Patent_Office$$Hfree_for_read</linktorsrc></links><search><creatorcontrib>SWANSON, Richard W</creatorcontrib><creatorcontrib>SCHULTZ, David P</creatorcontrib><title>CLOCKING ARCHITECTURE FOR COMMUNICATING CLOCK SIGNALS OVER A COMMUNICATION INTERFACE</title><description>An integrated circuit, IC, device includes a first IC chip (110), a second IC chip (120), and a chip-to-chip interface (112) connected between the first IC chip (110) and the second IC chip (120). The chip-to-chip interface (120) communicates an interface clock signal and a logic clock signal between the first IC chip (110) and the second IC chip (120). The interface clock signal is synchronous with a data signal received by one of the first IC chip (110) and the second IC chip (120). The logic clock signal is asynchronous with the data signal.
L'invention concerne un dispositif de circuit intégré, IC, qui comprend une première puce de CI (110), une seconde puce de CI (120), et une interface puce à puce (112) connectée entre la première puce de CI (110) et la seconde puce de CI (120). L'interface puce à puce (120) communique un signal d'horloge d'interface et un signal d'horloge logique entre la première puce IC (110) et la seconde puce IC (120). Le signal d'horloge d'interface est synchrone avec un signal de données reçu par l'une de la première puce IC (110) et de la seconde puce IC (120). Le signal d'horloge logique est asynchrone avec le signal de données.</description><subject>CALCULATING</subject><subject>COMPUTING</subject><subject>COUNTING</subject><subject>ELECTRIC COMMUNICATION TECHNIQUE</subject><subject>ELECTRIC DIGITAL DATA PROCESSING</subject><subject>ELECTRICITY</subject><subject>PHYSICS</subject><subject>TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHICCOMMUNICATION</subject><fulltext>true</fulltext><rsrctype>patent</rsrctype><creationdate>2024</creationdate><recordtype>patent</recordtype><sourceid>EVB</sourceid><recordid>eNrjZAhx9vF39vb0c1dwDHL28AxxdQ4JDXJVcPMPUnD29_UN9fN0dgwBSYPVKQR7uvs5-gQr-Ie5Bik4Iivx91Pw9AtxDXJzdHblYWBNS8wpTuWF0twMym6uIc4euqkF-fGpxQWJyal5qSXx4f5GBkYmhoYWhuaGjobGxKkCAACmMSQ</recordid><startdate>20240606</startdate><enddate>20240606</enddate><creator>SWANSON, Richard W</creator><creator>SCHULTZ, David P</creator><scope>EVB</scope></search><sort><creationdate>20240606</creationdate><title>CLOCKING ARCHITECTURE FOR COMMUNICATING CLOCK SIGNALS OVER A COMMUNICATION INTERFACE</title><author>SWANSON, Richard W ; SCHULTZ, David P</author></sort><facets><frbrtype>5</frbrtype><frbrgroupid>cdi_FETCH-epo_espacenet_WO2024118171A13</frbrgroupid><rsrctype>patents</rsrctype><prefilter>patents</prefilter><language>eng ; fre</language><creationdate>2024</creationdate><topic>CALCULATING</topic><topic>COMPUTING</topic><topic>COUNTING</topic><topic>ELECTRIC COMMUNICATION TECHNIQUE</topic><topic>ELECTRIC DIGITAL DATA PROCESSING</topic><topic>ELECTRICITY</topic><topic>PHYSICS</topic><topic>TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHICCOMMUNICATION</topic><toplevel>online_resources</toplevel><creatorcontrib>SWANSON, Richard W</creatorcontrib><creatorcontrib>SCHULTZ, David P</creatorcontrib><collection>esp@cenet</collection></facets><delivery><delcategory>Remote Search Resource</delcategory><fulltext>fulltext_linktorsrc</fulltext></delivery><addata><au>SWANSON, Richard W</au><au>SCHULTZ, David P</au><format>patent</format><genre>patent</genre><ristype>GEN</ristype><title>CLOCKING ARCHITECTURE FOR COMMUNICATING CLOCK SIGNALS OVER A COMMUNICATION INTERFACE</title><date>2024-06-06</date><risdate>2024</risdate><abstract>An integrated circuit, IC, device includes a first IC chip (110), a second IC chip (120), and a chip-to-chip interface (112) connected between the first IC chip (110) and the second IC chip (120). The chip-to-chip interface (120) communicates an interface clock signal and a logic clock signal between the first IC chip (110) and the second IC chip (120). The interface clock signal is synchronous with a data signal received by one of the first IC chip (110) and the second IC chip (120). The logic clock signal is asynchronous with the data signal.
L'invention concerne un dispositif de circuit intégré, IC, qui comprend une première puce de CI (110), une seconde puce de CI (120), et une interface puce à puce (112) connectée entre la première puce de CI (110) et la seconde puce de CI (120). L'interface puce à puce (120) communique un signal d'horloge d'interface et un signal d'horloge logique entre la première puce IC (110) et la seconde puce IC (120). Le signal d'horloge d'interface est synchrone avec un signal de données reçu par l'une de la première puce IC (110) et de la seconde puce IC (120). Le signal d'horloge logique est asynchrone avec le signal de données.</abstract><oa>free_for_read</oa></addata></record> |
| fulltext | fulltext_linktorsrc |
| identifier | |
| ispartof | |
| issn | |
| language | eng ; fre |
| recordid | cdi_epo_espacenet_WO2024118171A1 |
| source | esp@cenet |
| subjects | CALCULATING COMPUTING COUNTING ELECTRIC COMMUNICATION TECHNIQUE ELECTRIC DIGITAL DATA PROCESSING ELECTRICITY PHYSICS TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHICCOMMUNICATION |
| title | CLOCKING ARCHITECTURE FOR COMMUNICATING CLOCK SIGNALS OVER A COMMUNICATION INTERFACE |
| url | https://sfx.bib-bvb.de/sfx_tum?ctx_ver=Z39.88-2004&ctx_enc=info:ofi/enc:UTF-8&ctx_tim=2024-12-23T20%3A23%3A31IST&url_ver=Z39.88-2004&url_ctx_fmt=infofi/fmt:kev:mtx:ctx&rfr_id=info:sid/primo.exlibrisgroup.com:primo3-Article-epo_EVB&rft_val_fmt=info:ofi/fmt:kev:mtx:patent&rft.genre=patent&rft.au=SWANSON,%20Richard%20W&rft.date=2024-06-06&rft_id=info:doi/&rft_dat=%3Cepo_EVB%3EWO2024118171A1%3C/epo_EVB%3E%3Curl%3E%3C/url%3E&disable_directlink=true&sfx.directlink=off&sfx.report_link=0&rft_id=info:oai/&rft_id=info:pmid/&rfr_iscdi=true |