POWER MANAGEMENT FOR PERIPHERAL COMPONENT INTERCONNECT

A new peripheral component interconnect express (PCIe) link state can enhance power saving capabilities of a PCIe link operating in a flow control unit (FLIT) mode. A device can operate a data link with a host in a FLIT mode using fixed-sized packets, the data link being in a partial width link state (PLS) in which a first set of lanes of the data link are in an electrical idle state and a second set of lanes of the data link are in an active state available for data traffic with the host. The device can transition one or more lines of the second set of lanes from the PLS to a partial width standby link state (PSLS) in which the one or more lines of the second set of lanes are in a standby state that has lower power consumption than the active state. Un nouvel état de liaison express d'interconnexion de composants périphériques (PCIe) peut améliorer les capacités d'économie d'énergie d'une liaison PCIe fonctionnant dans un mode d'unité de commande de flux (FLIT). Un dispositif peut faire fonctionner une liaison de données avec un hôte dans un mode FLIT à l'aide de paquets de taille fixe, la liaison de données étant dans un état de liaison de largeur partielle (PLS) dans lequel un premier ensemble de voies de la liaison de données sont dans un état de repos électrique et un second ensemble de voies de la liaison de données sont dans un état actif disponible pour un échange de données avec l'hôte. Le dispositif peut faire passer une ou plusieurs lignes du second ensemble de voies du PLS à un état de liaison d'attente de largeur partielle (PSLS) dans lequel la ou les lignes du second ensemble de voies sont dans un état de veille qui a une consommation d'énergie inférieure à l'état actif.