SEMICONDUCTOR DEVICE, METHOD FOR CONTROLLING SEMICONDUCTOR DEVICE, AND METHOD FOR PRODUCING SEMICONDUCTOR DEVICE

A semiconductor device according to the present disclosure comprises: a drift layer including a first pillar region of a first conduction type alternating with a second pillar region of a second conduction type; a base region of the second conduction type disposed on the first main surface side of t...

Ausführliche Beschreibung

Gespeichert in:
Bibliographische Detailangaben
Hauptverfasser: DEGUCHI Tadayoshi, SUDO Yohei, KAWASE Mitsuhisa, TAMAKI Tomohiro, HASHIMOTO Makoto
Format: Patent
Sprache:eng ; fre ; jpn
Schlagworte:
Online-Zugang:Volltext bestellen
Tags: Tag hinzufügen
Keine Tags, Fügen Sie den ersten Tag hinzu!
Beschreibung
Zusammenfassung:A semiconductor device according to the present disclosure comprises: a drift layer including a first pillar region of a first conduction type alternating with a second pillar region of a second conduction type; a base region of the second conduction type disposed on the first main surface side of the drift layer; a gate insulating film disposed so as to be in contact with the base region; a gate electrode disposed on the gate insulating film; a charge-holding region of the first conduction type disposed between the base region and the second pillar region; and an emitter region of the first conduction type disposed on the surface layer, on the first main surface side, of the base region. The lower end of the second pillar region, which is the end lying on the second main surface side, is located further toward the second main surface side than the lower end of the first pillar region, which is the end lying on the second main surface side. When the width of the upper end of the second pillar region, which is the end lying on the first main surface side, is expressed by wp1, the width of a portion of the second pillar region which lies in the same position as the lower end of the first pillar region is expressed by wp2, and the width of the lower end of the second pillar region is expressed by wp3, then wp3>wp2 and wp1>wp2. La présente divulgation concerne un dispositif à semi-conducteur qui comprend : une couche de dérive comprenant une première région de pilier d'un premier type de conduction alternant avec une deuxième région de pilier d'un deuxième type de conduction ; une région de base du deuxième type de conduction disposée sur le côté de première surface principale de la couche de dérive ; un film d'isolation de grille disposé de façon à être en contact avec la région de base ; une électrode de grille disposée sur le film d'isolation de grille ; une région de maintien de charge du premier type de conduction disposée entre la région de base et la deuxième région de pilier ; et une région d'émetteur du premier type de conduction disposée sur la couche de surface, sur le côté de première surface principale, de la région de base. L'extrémité inférieure de la deuxième région de pilier, qui est l'extrémité se trouvant sur le côté de deuxième surface principale, est située davantage vers le côté de deuxième surface principale que l'extrémité inférieure de la première région de pilier, qui est l'extrémité se trouvant sur le côté de deuxième surface princip