METHOD FOR PRODUCING PRINTED WIRING BOARD

After laminating an insulation layer (14) and an electrolytic copper foil (15) in this order on an inner layer board (13), a resist pattern (17B) is formed on the electrolytic copper foil (15). Next, using the resist pattern (17B) as an etching resist, the electrolytic copper foil (15) is etched usi...

Ausführliche Beschreibung

Gespeichert in:
Bibliographische Detailangaben
Hauptverfasser: SATO Toshinori, KAIMORI Yoshiyasu, NOHARA Kimiyuki, MUTO Tomohiro, KITAMURA Shinya
Format: Patent
Sprache:eng ; fre ; jpn
Schlagworte:
Online-Zugang:Volltext bestellen
Tags: Tag hinzufügen
Keine Tags, Fügen Sie den ersten Tag hinzu!
container_end_page
container_issue
container_start_page
container_title
container_volume
creator SATO Toshinori
KAIMORI Yoshiyasu
NOHARA Kimiyuki
MUTO Tomohiro
KITAMURA Shinya
description After laminating an insulation layer (14) and an electrolytic copper foil (15) in this order on an inner layer board (13), a resist pattern (17B) is formed on the electrolytic copper foil (15). Next, using the resist pattern (17B) as an etching resist, the electrolytic copper foil (15) is etched using an etching liquid containing sulfuric acid and hydrogen peroxide, and a mask for via hole formation (18) is formed. Subsequently, the resist pattern (17B) is removed, the part of the insulation layer (14) not covered by the mask for via hole formation (18) is removed using a laser, and via holes (14A) are formed. Après la stratification d'une couche d'isolation (14) et d'une feuille de cuivre électrolytique (15) dans cet ordre sur une carte de couche interne (13), un motif de réserve (17B) est formé sur la feuille de cuivre électrolytique (15). Ensuite, à l'aide du motif de réserve (17B) en tant que réserve de gravure, la feuille de cuivre électrolytique (15) est gravée à l'aide d'un liquide de gravure contenant de l'acide sulfurique et du peroxyde d'hydrogène, et un masque pour la formation de trous d'interconnexion (18) est formé. Ensuite, le motif de réserve (17B) est retiré, la partie de la couche d'isolation (14) non recouverte par le masque pour la formation de trou d'interconnexion (18) est retirée à l'aide d'un laser, et des trous d'interconnexion (14A) sont formés. 内層基板(13)の上に,絶縁層(14)と電解銅箔(15)とをこの順に積層した後,電解銅箔(15)の上にレジストパターン(17B)を形成する。次いで,レジストパターン(17B)をエッチングレジストとして,硫酸及び過酸化水素を含有するエッチング液を用いて電解銅箔(15)をエッチングし,バイアホール形成用マスク(18)を形成する。続いて,レジストパターン(17B)を除去し,絶縁層(14)のうち,バイアホール形成用マスク(18)で覆われていない部分をレーザーにより除去して,バイアホール(14A)を形成する。
format Patent
fullrecord <record><control><sourceid>epo_EVB</sourceid><recordid>TN_cdi_epo_espacenet_WO2024029431A1</recordid><sourceformat>XML</sourceformat><sourcesystem>PC</sourcesystem><sourcerecordid>WO2024029431A1</sourcerecordid><originalsourceid>FETCH-epo_espacenet_WO2024029431A13</originalsourceid><addsrcrecordid>eNrjZND0dQ3x8HdRcPMPUggI8ncJdfb0cweyPP1CXF0Uwj2DQFwnf8cgFx4G1rTEnOJUXijNzaDs5hri7KGbWpAfn1pckJicmpdaEh_ub2RgZGJgZGlibOhoaEycKgC6QCU3</addsrcrecordid><sourcetype>Open Access Repository</sourcetype><iscdi>true</iscdi><recordtype>patent</recordtype></control><display><type>patent</type><title>METHOD FOR PRODUCING PRINTED WIRING BOARD</title><source>esp@cenet</source><creator>SATO Toshinori ; KAIMORI Yoshiyasu ; NOHARA Kimiyuki ; MUTO Tomohiro ; KITAMURA Shinya</creator><creatorcontrib>SATO Toshinori ; KAIMORI Yoshiyasu ; NOHARA Kimiyuki ; MUTO Tomohiro ; KITAMURA Shinya</creatorcontrib><description>After laminating an insulation layer (14) and an electrolytic copper foil (15) in this order on an inner layer board (13), a resist pattern (17B) is formed on the electrolytic copper foil (15). Next, using the resist pattern (17B) as an etching resist, the electrolytic copper foil (15) is etched using an etching liquid containing sulfuric acid and hydrogen peroxide, and a mask for via hole formation (18) is formed. Subsequently, the resist pattern (17B) is removed, the part of the insulation layer (14) not covered by the mask for via hole formation (18) is removed using a laser, and via holes (14A) are formed. Après la stratification d'une couche d'isolation (14) et d'une feuille de cuivre électrolytique (15) dans cet ordre sur une carte de couche interne (13), un motif de réserve (17B) est formé sur la feuille de cuivre électrolytique (15). Ensuite, à l'aide du motif de réserve (17B) en tant que réserve de gravure, la feuille de cuivre électrolytique (15) est gravée à l'aide d'un liquide de gravure contenant de l'acide sulfurique et du peroxyde d'hydrogène, et un masque pour la formation de trous d'interconnexion (18) est formé. Ensuite, le motif de réserve (17B) est retiré, la partie de la couche d'isolation (14) non recouverte par le masque pour la formation de trou d'interconnexion (18) est retirée à l'aide d'un laser, et des trous d'interconnexion (14A) sont formés. 内層基板(13)の上に,絶縁層(14)と電解銅箔(15)とをこの順に積層した後,電解銅箔(15)の上にレジストパターン(17B)を形成する。次いで,レジストパターン(17B)をエッチングレジストとして,硫酸及び過酸化水素を含有するエッチング液を用いて電解銅箔(15)をエッチングし,バイアホール形成用マスク(18)を形成する。続いて,レジストパターン(17B)を除去し,絶縁層(14)のうち,バイアホール形成用マスク(18)で覆われていない部分をレーザーにより除去して,バイアホール(14A)を形成する。</description><language>eng ; fre ; jpn</language><subject>CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS ; ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR ; ELECTRICITY ; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS ; PRINTED CIRCUITS</subject><creationdate>2024</creationdate><oa>free_for_read</oa><woscitedreferencessubscribed>false</woscitedreferencessubscribed></display><links><openurl>$$Topenurl_article</openurl><openurlfulltext>$$Topenurlfull_article</openurlfulltext><thumbnail>$$Tsyndetics_thumb_exl</thumbnail><linktohtml>$$Uhttps://worldwide.espacenet.com/publicationDetails/biblio?FT=D&amp;date=20240208&amp;DB=EPODOC&amp;CC=WO&amp;NR=2024029431A1$$EHTML$$P50$$Gepo$$Hfree_for_read</linktohtml><link.rule.ids>230,308,780,885,25564,76547</link.rule.ids><linktorsrc>$$Uhttps://worldwide.espacenet.com/publicationDetails/biblio?FT=D&amp;date=20240208&amp;DB=EPODOC&amp;CC=WO&amp;NR=2024029431A1$$EView_record_in_European_Patent_Office$$FView_record_in_$$GEuropean_Patent_Office$$Hfree_for_read</linktorsrc></links><search><creatorcontrib>SATO Toshinori</creatorcontrib><creatorcontrib>KAIMORI Yoshiyasu</creatorcontrib><creatorcontrib>NOHARA Kimiyuki</creatorcontrib><creatorcontrib>MUTO Tomohiro</creatorcontrib><creatorcontrib>KITAMURA Shinya</creatorcontrib><title>METHOD FOR PRODUCING PRINTED WIRING BOARD</title><description>After laminating an insulation layer (14) and an electrolytic copper foil (15) in this order on an inner layer board (13), a resist pattern (17B) is formed on the electrolytic copper foil (15). Next, using the resist pattern (17B) as an etching resist, the electrolytic copper foil (15) is etched using an etching liquid containing sulfuric acid and hydrogen peroxide, and a mask for via hole formation (18) is formed. Subsequently, the resist pattern (17B) is removed, the part of the insulation layer (14) not covered by the mask for via hole formation (18) is removed using a laser, and via holes (14A) are formed. Après la stratification d'une couche d'isolation (14) et d'une feuille de cuivre électrolytique (15) dans cet ordre sur une carte de couche interne (13), un motif de réserve (17B) est formé sur la feuille de cuivre électrolytique (15). Ensuite, à l'aide du motif de réserve (17B) en tant que réserve de gravure, la feuille de cuivre électrolytique (15) est gravée à l'aide d'un liquide de gravure contenant de l'acide sulfurique et du peroxyde d'hydrogène, et un masque pour la formation de trous d'interconnexion (18) est formé. Ensuite, le motif de réserve (17B) est retiré, la partie de la couche d'isolation (14) non recouverte par le masque pour la formation de trou d'interconnexion (18) est retirée à l'aide d'un laser, et des trous d'interconnexion (14A) sont formés. 内層基板(13)の上に,絶縁層(14)と電解銅箔(15)とをこの順に積層した後,電解銅箔(15)の上にレジストパターン(17B)を形成する。次いで,レジストパターン(17B)をエッチングレジストとして,硫酸及び過酸化水素を含有するエッチング液を用いて電解銅箔(15)をエッチングし,バイアホール形成用マスク(18)を形成する。続いて,レジストパターン(17B)を除去し,絶縁層(14)のうち,バイアホール形成用マスク(18)で覆われていない部分をレーザーにより除去して,バイアホール(14A)を形成する。</description><subject>CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS</subject><subject>ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR</subject><subject>ELECTRICITY</subject><subject>MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS</subject><subject>PRINTED CIRCUITS</subject><fulltext>true</fulltext><rsrctype>patent</rsrctype><creationdate>2024</creationdate><recordtype>patent</recordtype><sourceid>EVB</sourceid><recordid>eNrjZND0dQ3x8HdRcPMPUggI8ncJdfb0cweyPP1CXF0Uwj2DQFwnf8cgFx4G1rTEnOJUXijNzaDs5hri7KGbWpAfn1pckJicmpdaEh_ub2RgZGJgZGlibOhoaEycKgC6QCU3</recordid><startdate>20240208</startdate><enddate>20240208</enddate><creator>SATO Toshinori</creator><creator>KAIMORI Yoshiyasu</creator><creator>NOHARA Kimiyuki</creator><creator>MUTO Tomohiro</creator><creator>KITAMURA Shinya</creator><scope>EVB</scope></search><sort><creationdate>20240208</creationdate><title>METHOD FOR PRODUCING PRINTED WIRING BOARD</title><author>SATO Toshinori ; KAIMORI Yoshiyasu ; NOHARA Kimiyuki ; MUTO Tomohiro ; KITAMURA Shinya</author></sort><facets><frbrtype>5</frbrtype><frbrgroupid>cdi_FETCH-epo_espacenet_WO2024029431A13</frbrgroupid><rsrctype>patents</rsrctype><prefilter>patents</prefilter><language>eng ; fre ; jpn</language><creationdate>2024</creationdate><topic>CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS</topic><topic>ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR</topic><topic>ELECTRICITY</topic><topic>MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS</topic><topic>PRINTED CIRCUITS</topic><toplevel>online_resources</toplevel><creatorcontrib>SATO Toshinori</creatorcontrib><creatorcontrib>KAIMORI Yoshiyasu</creatorcontrib><creatorcontrib>NOHARA Kimiyuki</creatorcontrib><creatorcontrib>MUTO Tomohiro</creatorcontrib><creatorcontrib>KITAMURA Shinya</creatorcontrib><collection>esp@cenet</collection></facets><delivery><delcategory>Remote Search Resource</delcategory><fulltext>fulltext_linktorsrc</fulltext></delivery><addata><au>SATO Toshinori</au><au>KAIMORI Yoshiyasu</au><au>NOHARA Kimiyuki</au><au>MUTO Tomohiro</au><au>KITAMURA Shinya</au><format>patent</format><genre>patent</genre><ristype>GEN</ristype><title>METHOD FOR PRODUCING PRINTED WIRING BOARD</title><date>2024-02-08</date><risdate>2024</risdate><abstract>After laminating an insulation layer (14) and an electrolytic copper foil (15) in this order on an inner layer board (13), a resist pattern (17B) is formed on the electrolytic copper foil (15). Next, using the resist pattern (17B) as an etching resist, the electrolytic copper foil (15) is etched using an etching liquid containing sulfuric acid and hydrogen peroxide, and a mask for via hole formation (18) is formed. Subsequently, the resist pattern (17B) is removed, the part of the insulation layer (14) not covered by the mask for via hole formation (18) is removed using a laser, and via holes (14A) are formed. Après la stratification d'une couche d'isolation (14) et d'une feuille de cuivre électrolytique (15) dans cet ordre sur une carte de couche interne (13), un motif de réserve (17B) est formé sur la feuille de cuivre électrolytique (15). Ensuite, à l'aide du motif de réserve (17B) en tant que réserve de gravure, la feuille de cuivre électrolytique (15) est gravée à l'aide d'un liquide de gravure contenant de l'acide sulfurique et du peroxyde d'hydrogène, et un masque pour la formation de trous d'interconnexion (18) est formé. Ensuite, le motif de réserve (17B) est retiré, la partie de la couche d'isolation (14) non recouverte par le masque pour la formation de trou d'interconnexion (18) est retirée à l'aide d'un laser, et des trous d'interconnexion (14A) sont formés. 内層基板(13)の上に,絶縁層(14)と電解銅箔(15)とをこの順に積層した後,電解銅箔(15)の上にレジストパターン(17B)を形成する。次いで,レジストパターン(17B)をエッチングレジストとして,硫酸及び過酸化水素を含有するエッチング液を用いて電解銅箔(15)をエッチングし,バイアホール形成用マスク(18)を形成する。続いて,レジストパターン(17B)を除去し,絶縁層(14)のうち,バイアホール形成用マスク(18)で覆われていない部分をレーザーにより除去して,バイアホール(14A)を形成する。</abstract><oa>free_for_read</oa></addata></record>
fulltext fulltext_linktorsrc
identifier
ispartof
issn
language eng ; fre ; jpn
recordid cdi_epo_espacenet_WO2024029431A1
source esp@cenet
subjects CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS
ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
ELECTRICITY
MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
PRINTED CIRCUITS
title METHOD FOR PRODUCING PRINTED WIRING BOARD
url https://sfx.bib-bvb.de/sfx_tum?ctx_ver=Z39.88-2004&ctx_enc=info:ofi/enc:UTF-8&ctx_tim=2024-12-25T06%3A34%3A16IST&url_ver=Z39.88-2004&url_ctx_fmt=infofi/fmt:kev:mtx:ctx&rfr_id=info:sid/primo.exlibrisgroup.com:primo3-Article-epo_EVB&rft_val_fmt=info:ofi/fmt:kev:mtx:patent&rft.genre=patent&rft.au=SATO%20Toshinori&rft.date=2024-02-08&rft_id=info:doi/&rft_dat=%3Cepo_EVB%3EWO2024029431A1%3C/epo_EVB%3E%3Curl%3E%3C/url%3E&disable_directlink=true&sfx.directlink=off&sfx.report_link=0&rft_id=info:oai/&rft_id=info:pmid/&rfr_iscdi=true