CIRCUIT BOARD AND METHOD FOR PRODUCING SAME
[Problem] The present invention addresses the problem of providing a circuit board wherein a small-diameter via hole is formed as designed, and the via hole has excellent adhesion to a copper plating layer without requiring wet desmearing. [Solution] A circuit board according to the present inventio...
Gespeichert in:
Hauptverfasser: | , , |
---|---|
Format: | Patent |
Sprache: | eng ; fre ; jpn |
Schlagworte: | |
Online-Zugang: | Volltext bestellen |
Tags: |
Tag hinzufügen
Keine Tags, Fügen Sie den ersten Tag hinzu!
|
container_end_page | |
---|---|
container_issue | |
container_start_page | |
container_title | |
container_volume | |
creator | YONEDA Kazuyoshi KOH Meiten NAKADA Kazutaka |
description | [Problem] The present invention addresses the problem of providing a circuit board wherein a small-diameter via hole is formed as designed, and the via hole has excellent adhesion to a copper plating layer without requiring wet desmearing. [Solution] A circuit board according to the present invention comprises an insulating layer that is provided with a via hole, and this circuit board is characterized in that: the insulating layer is formed of a cured product of a thermosetting resin composition that contains a thermosetting resin and an inorganic filler; the opening diameter at the top of the via hole is 30 µm or less; and the manganese content in the insulating layer is less than 50 ppm.
Le problème à résoudre par la présente invention est de fournir une carte de circuit imprimé dans laquelle est formé un trou d'interconnexion de faible diamètre qui possède une excellente adhérence à une couche de placage de cuivre sans nécessiter de désencrassement par voie humide. La solution selon l'invention porte sur une carte de circuit imprimé qui comprend une couche isolante pourvue d'un trou d'interconnexion, et est caractérisée en ce que : la couche isolante est constituée d'un produit durci d'une composition de résine thermodurcissable qui contient une résine thermodurcissable et une charge inorganique ; le diamètre d'ouverture au sommet du trou d'interconnexion est inférieur ou égal à 30 µm ; et la teneur en manganèse de la couche isolante est inférieure à 50 ppm.
[課題]小径のビアホールを設計値通りに形成し、かつ、湿式デスミアによらずとも銅めっき層との密着性に優れる回路基板の提供。 [解決手段]本発明の回路基板は、ビアホールが形成された絶縁層を備える回路基板であって、前記絶縁層が、熱硬化性樹脂と無機充填材とを含む熱硬化性樹脂組成物の硬化物からなり、前記ビアホールの頂部の開口径が30μm以下であり、前記絶縁層のマンガン含有量が50ppm未満であることを特徴とする。 |
format | Patent |
fullrecord | <record><control><sourceid>epo_EVB</sourceid><recordid>TN_cdi_epo_espacenet_WO2024005101A1</recordid><sourceformat>XML</sourceformat><sourcesystem>PC</sourcesystem><sourcerecordid>WO2024005101A1</sourcerecordid><originalsourceid>FETCH-epo_espacenet_WO2024005101A13</originalsourceid><addsrcrecordid>eNrjZNB29gxyDvUMUXDydwxyUXD0c1HwdQ3x8HdRcPMPUggI8ncJdfb0c1cIdvR15WFgTUvMKU7lhdLcDMpuriHOHrqpBfnxqcUFicmpeakl8eH-RgZGJgYGpoYGho6GxsSpAgDiVyVn</addsrcrecordid><sourcetype>Open Access Repository</sourcetype><iscdi>true</iscdi><recordtype>patent</recordtype></control><display><type>patent</type><title>CIRCUIT BOARD AND METHOD FOR PRODUCING SAME</title><source>esp@cenet</source><creator>YONEDA Kazuyoshi ; KOH Meiten ; NAKADA Kazutaka</creator><creatorcontrib>YONEDA Kazuyoshi ; KOH Meiten ; NAKADA Kazutaka</creatorcontrib><description>[Problem] The present invention addresses the problem of providing a circuit board wherein a small-diameter via hole is formed as designed, and the via hole has excellent adhesion to a copper plating layer without requiring wet desmearing. [Solution] A circuit board according to the present invention comprises an insulating layer that is provided with a via hole, and this circuit board is characterized in that: the insulating layer is formed of a cured product of a thermosetting resin composition that contains a thermosetting resin and an inorganic filler; the opening diameter at the top of the via hole is 30 µm or less; and the manganese content in the insulating layer is less than 50 ppm.
Le problème à résoudre par la présente invention est de fournir une carte de circuit imprimé dans laquelle est formé un trou d'interconnexion de faible diamètre qui possède une excellente adhérence à une couche de placage de cuivre sans nécessiter de désencrassement par voie humide. La solution selon l'invention porte sur une carte de circuit imprimé qui comprend une couche isolante pourvue d'un trou d'interconnexion, et est caractérisée en ce que : la couche isolante est constituée d'un produit durci d'une composition de résine thermodurcissable qui contient une résine thermodurcissable et une charge inorganique ; le diamètre d'ouverture au sommet du trou d'interconnexion est inférieur ou égal à 30 µm ; et la teneur en manganèse de la couche isolante est inférieure à 50 ppm.
[課題]小径のビアホールを設計値通りに形成し、かつ、湿式デスミアによらずとも銅めっき層との密着性に優れる回路基板の提供。 [解決手段]本発明の回路基板は、ビアホールが形成された絶縁層を備える回路基板であって、前記絶縁層が、熱硬化性樹脂と無機充填材とを含む熱硬化性樹脂組成物の硬化物からなり、前記ビアホールの頂部の開口径が30μm以下であり、前記絶縁層のマンガン含有量が50ppm未満であることを特徴とする。</description><language>eng ; fre ; jpn</language><subject>CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS ; CLADDING OR PLATING BY SOLDERING OR WELDING ; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING ; ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR ; ELECTRICITY ; MACHINE TOOLS ; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS ; METAL-WORKING NOT OTHERWISE PROVIDED FOR ; PERFORMING OPERATIONS ; PRINTED CIRCUITS ; SOLDERING OR UNSOLDERING ; TRANSPORTING ; WELDING ; WORKING BY LASER BEAM</subject><creationdate>2024</creationdate><oa>free_for_read</oa><woscitedreferencessubscribed>false</woscitedreferencessubscribed></display><links><openurl>$$Topenurl_article</openurl><openurlfulltext>$$Topenurlfull_article</openurlfulltext><thumbnail>$$Tsyndetics_thumb_exl</thumbnail><linktohtml>$$Uhttps://worldwide.espacenet.com/publicationDetails/biblio?FT=D&date=20240104&DB=EPODOC&CC=WO&NR=2024005101A1$$EHTML$$P50$$Gepo$$Hfree_for_read</linktohtml><link.rule.ids>230,308,776,881,25543,76293</link.rule.ids><linktorsrc>$$Uhttps://worldwide.espacenet.com/publicationDetails/biblio?FT=D&date=20240104&DB=EPODOC&CC=WO&NR=2024005101A1$$EView_record_in_European_Patent_Office$$FView_record_in_$$GEuropean_Patent_Office$$Hfree_for_read</linktorsrc></links><search><creatorcontrib>YONEDA Kazuyoshi</creatorcontrib><creatorcontrib>KOH Meiten</creatorcontrib><creatorcontrib>NAKADA Kazutaka</creatorcontrib><title>CIRCUIT BOARD AND METHOD FOR PRODUCING SAME</title><description>[Problem] The present invention addresses the problem of providing a circuit board wherein a small-diameter via hole is formed as designed, and the via hole has excellent adhesion to a copper plating layer without requiring wet desmearing. [Solution] A circuit board according to the present invention comprises an insulating layer that is provided with a via hole, and this circuit board is characterized in that: the insulating layer is formed of a cured product of a thermosetting resin composition that contains a thermosetting resin and an inorganic filler; the opening diameter at the top of the via hole is 30 µm or less; and the manganese content in the insulating layer is less than 50 ppm.
Le problème à résoudre par la présente invention est de fournir une carte de circuit imprimé dans laquelle est formé un trou d'interconnexion de faible diamètre qui possède une excellente adhérence à une couche de placage de cuivre sans nécessiter de désencrassement par voie humide. La solution selon l'invention porte sur une carte de circuit imprimé qui comprend une couche isolante pourvue d'un trou d'interconnexion, et est caractérisée en ce que : la couche isolante est constituée d'un produit durci d'une composition de résine thermodurcissable qui contient une résine thermodurcissable et une charge inorganique ; le diamètre d'ouverture au sommet du trou d'interconnexion est inférieur ou égal à 30 µm ; et la teneur en manganèse de la couche isolante est inférieure à 50 ppm.
[課題]小径のビアホールを設計値通りに形成し、かつ、湿式デスミアによらずとも銅めっき層との密着性に優れる回路基板の提供。 [解決手段]本発明の回路基板は、ビアホールが形成された絶縁層を備える回路基板であって、前記絶縁層が、熱硬化性樹脂と無機充填材とを含む熱硬化性樹脂組成物の硬化物からなり、前記ビアホールの頂部の開口径が30μm以下であり、前記絶縁層のマンガン含有量が50ppm未満であることを特徴とする。</description><subject>CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS</subject><subject>CLADDING OR PLATING BY SOLDERING OR WELDING</subject><subject>CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING</subject><subject>ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR</subject><subject>ELECTRICITY</subject><subject>MACHINE TOOLS</subject><subject>MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS</subject><subject>METAL-WORKING NOT OTHERWISE PROVIDED FOR</subject><subject>PERFORMING OPERATIONS</subject><subject>PRINTED CIRCUITS</subject><subject>SOLDERING OR UNSOLDERING</subject><subject>TRANSPORTING</subject><subject>WELDING</subject><subject>WORKING BY LASER BEAM</subject><fulltext>true</fulltext><rsrctype>patent</rsrctype><creationdate>2024</creationdate><recordtype>patent</recordtype><sourceid>EVB</sourceid><recordid>eNrjZNB29gxyDvUMUXDydwxyUXD0c1HwdQ3x8HdRcPMPUggI8ncJdfb0c1cIdvR15WFgTUvMKU7lhdLcDMpuriHOHrqpBfnxqcUFicmpeakl8eH-RgZGJgYGpoYGho6GxsSpAgDiVyVn</recordid><startdate>20240104</startdate><enddate>20240104</enddate><creator>YONEDA Kazuyoshi</creator><creator>KOH Meiten</creator><creator>NAKADA Kazutaka</creator><scope>EVB</scope></search><sort><creationdate>20240104</creationdate><title>CIRCUIT BOARD AND METHOD FOR PRODUCING SAME</title><author>YONEDA Kazuyoshi ; KOH Meiten ; NAKADA Kazutaka</author></sort><facets><frbrtype>5</frbrtype><frbrgroupid>cdi_FETCH-epo_espacenet_WO2024005101A13</frbrgroupid><rsrctype>patents</rsrctype><prefilter>patents</prefilter><language>eng ; fre ; jpn</language><creationdate>2024</creationdate><topic>CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS</topic><topic>CLADDING OR PLATING BY SOLDERING OR WELDING</topic><topic>CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING</topic><topic>ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR</topic><topic>ELECTRICITY</topic><topic>MACHINE TOOLS</topic><topic>MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS</topic><topic>METAL-WORKING NOT OTHERWISE PROVIDED FOR</topic><topic>PERFORMING OPERATIONS</topic><topic>PRINTED CIRCUITS</topic><topic>SOLDERING OR UNSOLDERING</topic><topic>TRANSPORTING</topic><topic>WELDING</topic><topic>WORKING BY LASER BEAM</topic><toplevel>online_resources</toplevel><creatorcontrib>YONEDA Kazuyoshi</creatorcontrib><creatorcontrib>KOH Meiten</creatorcontrib><creatorcontrib>NAKADA Kazutaka</creatorcontrib><collection>esp@cenet</collection></facets><delivery><delcategory>Remote Search Resource</delcategory><fulltext>fulltext_linktorsrc</fulltext></delivery><addata><au>YONEDA Kazuyoshi</au><au>KOH Meiten</au><au>NAKADA Kazutaka</au><format>patent</format><genre>patent</genre><ristype>GEN</ristype><title>CIRCUIT BOARD AND METHOD FOR PRODUCING SAME</title><date>2024-01-04</date><risdate>2024</risdate><abstract>[Problem] The present invention addresses the problem of providing a circuit board wherein a small-diameter via hole is formed as designed, and the via hole has excellent adhesion to a copper plating layer without requiring wet desmearing. [Solution] A circuit board according to the present invention comprises an insulating layer that is provided with a via hole, and this circuit board is characterized in that: the insulating layer is formed of a cured product of a thermosetting resin composition that contains a thermosetting resin and an inorganic filler; the opening diameter at the top of the via hole is 30 µm or less; and the manganese content in the insulating layer is less than 50 ppm.
Le problème à résoudre par la présente invention est de fournir une carte de circuit imprimé dans laquelle est formé un trou d'interconnexion de faible diamètre qui possède une excellente adhérence à une couche de placage de cuivre sans nécessiter de désencrassement par voie humide. La solution selon l'invention porte sur une carte de circuit imprimé qui comprend une couche isolante pourvue d'un trou d'interconnexion, et est caractérisée en ce que : la couche isolante est constituée d'un produit durci d'une composition de résine thermodurcissable qui contient une résine thermodurcissable et une charge inorganique ; le diamètre d'ouverture au sommet du trou d'interconnexion est inférieur ou égal à 30 µm ; et la teneur en manganèse de la couche isolante est inférieure à 50 ppm.
[課題]小径のビアホールを設計値通りに形成し、かつ、湿式デスミアによらずとも銅めっき層との密着性に優れる回路基板の提供。 [解決手段]本発明の回路基板は、ビアホールが形成された絶縁層を備える回路基板であって、前記絶縁層が、熱硬化性樹脂と無機充填材とを含む熱硬化性樹脂組成物の硬化物からなり、前記ビアホールの頂部の開口径が30μm以下であり、前記絶縁層のマンガン含有量が50ppm未満であることを特徴とする。</abstract><oa>free_for_read</oa></addata></record> |
fulltext | fulltext_linktorsrc |
identifier | |
ispartof | |
issn | |
language | eng ; fre ; jpn |
recordid | cdi_epo_espacenet_WO2024005101A1 |
source | esp@cenet |
subjects | CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS CLADDING OR PLATING BY SOLDERING OR WELDING CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR ELECTRICITY MACHINE TOOLS MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS METAL-WORKING NOT OTHERWISE PROVIDED FOR PERFORMING OPERATIONS PRINTED CIRCUITS SOLDERING OR UNSOLDERING TRANSPORTING WELDING WORKING BY LASER BEAM |
title | CIRCUIT BOARD AND METHOD FOR PRODUCING SAME |
url | https://sfx.bib-bvb.de/sfx_tum?ctx_ver=Z39.88-2004&ctx_enc=info:ofi/enc:UTF-8&ctx_tim=2025-01-26T19%3A48%3A13IST&url_ver=Z39.88-2004&url_ctx_fmt=infofi/fmt:kev:mtx:ctx&rfr_id=info:sid/primo.exlibrisgroup.com:primo3-Article-epo_EVB&rft_val_fmt=info:ofi/fmt:kev:mtx:patent&rft.genre=patent&rft.au=YONEDA%20Kazuyoshi&rft.date=2024-01-04&rft_id=info:doi/&rft_dat=%3Cepo_EVB%3EWO2024005101A1%3C/epo_EVB%3E%3Curl%3E%3C/url%3E&disable_directlink=true&sfx.directlink=off&sfx.report_link=0&rft_id=info:oai/&rft_id=info:pmid/&rfr_iscdi=true |