VARIABLE TICK FOR DRAM INTERFACE CALIBRATION

Methods and systems are disclosed for calibrating, by a memory interface system, an interface with dynamic random-access memory (DRAM) using a dynamically changing training clock. Techniques disclosed comprise receiving a system clock having a clock signal at a first pulse rate. Then, during the tra...

Ausführliche Beschreibung

Gespeichert in:
Bibliographische Detailangaben
Hauptverfasser: EATON, Craig Daniel, KASHEM, Anwar, ASHTIANI, Pouya Najafi
Format: Patent
Sprache:eng ; fre
Schlagworte:
Online-Zugang:Volltext bestellen
Tags: Tag hinzufügen
Keine Tags, Fügen Sie den ersten Tag hinzu!
container_end_page
container_issue
container_start_page
container_title
container_volume
creator EATON, Craig Daniel
KASHEM, Anwar
ASHTIANI, Pouya Najafi
description Methods and systems are disclosed for calibrating, by a memory interface system, an interface with dynamic random-access memory (DRAM) using a dynamically changing training clock. Techniques disclosed comprise receiving a system clock having a clock signal at a first pulse rate. Then, during the training of the interface, techniques disclosed comprise generating a training clock from the clock signal at the first pulse rate, the training clock having a clock signal at a second pulse rate, and sending, based on the generated training clock, command signals, including address data, to the DRAM. Sont divulgués des procédés et des systèmes permettant l'étalonnage, par un système d'interface de mémoire, d'une interface avec une mémoire vive dynamique (DRAM) au moyen d'une horloge d'apprentissage à changement dynamique. Les techniques divulguées comprennent la réception d'une horloge système dotée d'un signal d'horloge à une première fréquence d'impulsion. Ensuite, pendant l'apprentissage de l'interface, les techniques divulguées comprennent la génération d'une horloge d'apprentissage à partir du signal d'horloge à la première fréquence d'impulsion, l'horloge d'apprentissage étant dotée d'un signal d'horloge à une seconde fréquence d'impulsion, et l'envoi, sur la base de l'horloge d'apprentissage générée, de signaux d'instruction, comprenant des données d'adresse, à la DRAM.
format Patent
fullrecord <record><control><sourceid>epo_EVB</sourceid><recordid>TN_cdi_epo_espacenet_WO2023129398A1</recordid><sourceformat>XML</sourceformat><sourcesystem>PC</sourcesystem><sourcerecordid>WO2023129398A1</sourcerecordid><originalsourceid>FETCH-epo_espacenet_WO2023129398A13</originalsourceid><addsrcrecordid>eNrjZNAJcwzydHTycVUI8XT2VnDzD1JwCXL0VfD0C3ENcnN0dlVwdvTxdApyDPH09-NhYE1LzClO5YXS3AzKbq4hzh66qQX58anFBYnJqXmpJfHh_kYGRsaGRpbGlhaOhsbEqQIADngl5g</addsrcrecordid><sourcetype>Open Access Repository</sourcetype><iscdi>true</iscdi><recordtype>patent</recordtype></control><display><type>patent</type><title>VARIABLE TICK FOR DRAM INTERFACE CALIBRATION</title><source>esp@cenet</source><creator>EATON, Craig Daniel ; KASHEM, Anwar ; ASHTIANI, Pouya Najafi</creator><creatorcontrib>EATON, Craig Daniel ; KASHEM, Anwar ; ASHTIANI, Pouya Najafi</creatorcontrib><description>Methods and systems are disclosed for calibrating, by a memory interface system, an interface with dynamic random-access memory (DRAM) using a dynamically changing training clock. Techniques disclosed comprise receiving a system clock having a clock signal at a first pulse rate. Then, during the training of the interface, techniques disclosed comprise generating a training clock from the clock signal at the first pulse rate, the training clock having a clock signal at a second pulse rate, and sending, based on the generated training clock, command signals, including address data, to the DRAM. Sont divulgués des procédés et des systèmes permettant l'étalonnage, par un système d'interface de mémoire, d'une interface avec une mémoire vive dynamique (DRAM) au moyen d'une horloge d'apprentissage à changement dynamique. Les techniques divulguées comprennent la réception d'une horloge système dotée d'un signal d'horloge à une première fréquence d'impulsion. Ensuite, pendant l'apprentissage de l'interface, les techniques divulguées comprennent la génération d'une horloge d'apprentissage à partir du signal d'horloge à la première fréquence d'impulsion, l'horloge d'apprentissage étant dotée d'un signal d'horloge à une seconde fréquence d'impulsion, et l'envoi, sur la base de l'horloge d'apprentissage générée, de signaux d'instruction, comprenant des données d'adresse, à la DRAM.</description><language>eng ; fre</language><subject>INFORMATION STORAGE ; PHYSICS ; STATIC STORES</subject><creationdate>2023</creationdate><oa>free_for_read</oa><woscitedreferencessubscribed>false</woscitedreferencessubscribed></display><links><openurl>$$Topenurl_article</openurl><openurlfulltext>$$Topenurlfull_article</openurlfulltext><thumbnail>$$Tsyndetics_thumb_exl</thumbnail><linktohtml>$$Uhttps://worldwide.espacenet.com/publicationDetails/biblio?FT=D&amp;date=20230706&amp;DB=EPODOC&amp;CC=WO&amp;NR=2023129398A1$$EHTML$$P50$$Gepo$$Hfree_for_read</linktohtml><link.rule.ids>230,308,780,885,25564,76547</link.rule.ids><linktorsrc>$$Uhttps://worldwide.espacenet.com/publicationDetails/biblio?FT=D&amp;date=20230706&amp;DB=EPODOC&amp;CC=WO&amp;NR=2023129398A1$$EView_record_in_European_Patent_Office$$FView_record_in_$$GEuropean_Patent_Office$$Hfree_for_read</linktorsrc></links><search><creatorcontrib>EATON, Craig Daniel</creatorcontrib><creatorcontrib>KASHEM, Anwar</creatorcontrib><creatorcontrib>ASHTIANI, Pouya Najafi</creatorcontrib><title>VARIABLE TICK FOR DRAM INTERFACE CALIBRATION</title><description>Methods and systems are disclosed for calibrating, by a memory interface system, an interface with dynamic random-access memory (DRAM) using a dynamically changing training clock. Techniques disclosed comprise receiving a system clock having a clock signal at a first pulse rate. Then, during the training of the interface, techniques disclosed comprise generating a training clock from the clock signal at the first pulse rate, the training clock having a clock signal at a second pulse rate, and sending, based on the generated training clock, command signals, including address data, to the DRAM. Sont divulgués des procédés et des systèmes permettant l'étalonnage, par un système d'interface de mémoire, d'une interface avec une mémoire vive dynamique (DRAM) au moyen d'une horloge d'apprentissage à changement dynamique. Les techniques divulguées comprennent la réception d'une horloge système dotée d'un signal d'horloge à une première fréquence d'impulsion. Ensuite, pendant l'apprentissage de l'interface, les techniques divulguées comprennent la génération d'une horloge d'apprentissage à partir du signal d'horloge à la première fréquence d'impulsion, l'horloge d'apprentissage étant dotée d'un signal d'horloge à une seconde fréquence d'impulsion, et l'envoi, sur la base de l'horloge d'apprentissage générée, de signaux d'instruction, comprenant des données d'adresse, à la DRAM.</description><subject>INFORMATION STORAGE</subject><subject>PHYSICS</subject><subject>STATIC STORES</subject><fulltext>true</fulltext><rsrctype>patent</rsrctype><creationdate>2023</creationdate><recordtype>patent</recordtype><sourceid>EVB</sourceid><recordid>eNrjZNAJcwzydHTycVUI8XT2VnDzD1JwCXL0VfD0C3ENcnN0dlVwdvTxdApyDPH09-NhYE1LzClO5YXS3AzKbq4hzh66qQX58anFBYnJqXmpJfHh_kYGRsaGRpbGlhaOhsbEqQIADngl5g</recordid><startdate>20230706</startdate><enddate>20230706</enddate><creator>EATON, Craig Daniel</creator><creator>KASHEM, Anwar</creator><creator>ASHTIANI, Pouya Najafi</creator><scope>EVB</scope></search><sort><creationdate>20230706</creationdate><title>VARIABLE TICK FOR DRAM INTERFACE CALIBRATION</title><author>EATON, Craig Daniel ; KASHEM, Anwar ; ASHTIANI, Pouya Najafi</author></sort><facets><frbrtype>5</frbrtype><frbrgroupid>cdi_FETCH-epo_espacenet_WO2023129398A13</frbrgroupid><rsrctype>patents</rsrctype><prefilter>patents</prefilter><language>eng ; fre</language><creationdate>2023</creationdate><topic>INFORMATION STORAGE</topic><topic>PHYSICS</topic><topic>STATIC STORES</topic><toplevel>online_resources</toplevel><creatorcontrib>EATON, Craig Daniel</creatorcontrib><creatorcontrib>KASHEM, Anwar</creatorcontrib><creatorcontrib>ASHTIANI, Pouya Najafi</creatorcontrib><collection>esp@cenet</collection></facets><delivery><delcategory>Remote Search Resource</delcategory><fulltext>fulltext_linktorsrc</fulltext></delivery><addata><au>EATON, Craig Daniel</au><au>KASHEM, Anwar</au><au>ASHTIANI, Pouya Najafi</au><format>patent</format><genre>patent</genre><ristype>GEN</ristype><title>VARIABLE TICK FOR DRAM INTERFACE CALIBRATION</title><date>2023-07-06</date><risdate>2023</risdate><abstract>Methods and systems are disclosed for calibrating, by a memory interface system, an interface with dynamic random-access memory (DRAM) using a dynamically changing training clock. Techniques disclosed comprise receiving a system clock having a clock signal at a first pulse rate. Then, during the training of the interface, techniques disclosed comprise generating a training clock from the clock signal at the first pulse rate, the training clock having a clock signal at a second pulse rate, and sending, based on the generated training clock, command signals, including address data, to the DRAM. Sont divulgués des procédés et des systèmes permettant l'étalonnage, par un système d'interface de mémoire, d'une interface avec une mémoire vive dynamique (DRAM) au moyen d'une horloge d'apprentissage à changement dynamique. Les techniques divulguées comprennent la réception d'une horloge système dotée d'un signal d'horloge à une première fréquence d'impulsion. Ensuite, pendant l'apprentissage de l'interface, les techniques divulguées comprennent la génération d'une horloge d'apprentissage à partir du signal d'horloge à la première fréquence d'impulsion, l'horloge d'apprentissage étant dotée d'un signal d'horloge à une seconde fréquence d'impulsion, et l'envoi, sur la base de l'horloge d'apprentissage générée, de signaux d'instruction, comprenant des données d'adresse, à la DRAM.</abstract><oa>free_for_read</oa></addata></record>
fulltext fulltext_linktorsrc
identifier
ispartof
issn
language eng ; fre
recordid cdi_epo_espacenet_WO2023129398A1
source esp@cenet
subjects INFORMATION STORAGE
PHYSICS
STATIC STORES
title VARIABLE TICK FOR DRAM INTERFACE CALIBRATION
url https://sfx.bib-bvb.de/sfx_tum?ctx_ver=Z39.88-2004&ctx_enc=info:ofi/enc:UTF-8&ctx_tim=2024-12-18T21%3A02%3A17IST&url_ver=Z39.88-2004&url_ctx_fmt=infofi/fmt:kev:mtx:ctx&rfr_id=info:sid/primo.exlibrisgroup.com:primo3-Article-epo_EVB&rft_val_fmt=info:ofi/fmt:kev:mtx:patent&rft.genre=patent&rft.au=EATON,%20Craig%20Daniel&rft.date=2023-07-06&rft_id=info:doi/&rft_dat=%3Cepo_EVB%3EWO2023129398A1%3C/epo_EVB%3E%3Curl%3E%3C/url%3E&disable_directlink=true&sfx.directlink=off&sfx.report_link=0&rft_id=info:oai/&rft_id=info:pmid/&rfr_iscdi=true