HARDWARE FOR END-TO-END COMMUNICATION PROTECTION IN ASIC
An apparatus comprising communication logic and a memory. The communication logic may be configured to receive a data payload, validate the data payload, decode an instruction from the data payload, generate a bypass signal in response to the instruction and generate a remote signal in response to a...
Gespeichert in:
Hauptverfasser: | , , , |
---|---|
Format: | Patent |
Sprache: | eng ; fre |
Schlagworte: | |
Online-Zugang: | Volltext bestellen |
Tags: |
Tag hinzufügen
Keine Tags, Fügen Sie den ersten Tag hinzu!
|
container_end_page | |
---|---|
container_issue | |
container_start_page | |
container_title | |
container_volume | |
creator | GRAMENOS, James ISLIM, Haitham FITZPATRICK, John WANTUCK, Ron |
description | An apparatus comprising communication logic and a memory. The communication logic may be configured to receive a data payload, validate the data payload, decode an instruction from the data payload, generate a bypass signal in response to the instruction and generate a remote signal in response to an arm signal. The memory may be configured to store configuration data and store status information. The bypass signal may be compatible with a safing block configured to provide one independent signal for an actuator. The communication logic may operate according to a pre-defined end-to-end communication standard. The configuration data may be configured to enable a selected profile for the pre-defined end-to-end communication standard. The safing block may be configured to pass through the bypass signal generated by the communication logic as the arm signal. The communication logic may receive the arm signal from the safing block.
L'invention concerne un appareil qui comprend une logique de communication et une mémoire. La logique de communication peut être configurée pour recevoir une charge utile de données, pour valider la charge utile de données, pour décoder une instruction à partir de la charge utile de données, pour générer un signal de dérivation en réponse à l'instruction et pour générer un signal à distance en réponse à un signal d'armement. La mémoire peut être configurée pour stocker des données de configuration et pour stocker des informations d'état. Le signal de dérivation peut être compatible avec un bloc de sécurité conçu pour fournir un signal indépendant pour un actionneur. La logique de communication peut fonctionner selon une norme de communication de bout en bout prédéfinie. Les données de configuration peuvent être configurées pour activer un profil sélectionné pour la norme de communication de bout en bout prédéfinie. Le bloc de sécurité peut être configuré pour faire passer le signal de dérivation généré par la logique de communication en tant que signal d'armement. La logique de communication peut recevoir le signal d'armement en provenance du bloc de sécurité. |
format | Patent |
fullrecord | <record><control><sourceid>epo_EVB</sourceid><recordid>TN_cdi_epo_espacenet_WO2023113953A1</recordid><sourceformat>XML</sourceformat><sourcesystem>PC</sourcesystem><sourcerecordid>WO2023113953A1</sourcerecordid><originalsourceid>FETCH-epo_espacenet_WO2023113953A13</originalsourceid><addsrcrecordid>eNrjZLDwcAxyCXcMclVw8w9ScPVz0Q3x1wVSCs7-vr6hfp7OjiGe_n4KAUH-Ia7OYKann4JjsKczDwNrWmJOcSovlOZmUHZzDXH20E0tyI9PLS5ITE7NSy2JD_c3MjAyNjQ0tjQ1djQ0Jk4VAPRfKT0</addsrcrecordid><sourcetype>Open Access Repository</sourcetype><iscdi>true</iscdi><recordtype>patent</recordtype></control><display><type>patent</type><title>HARDWARE FOR END-TO-END COMMUNICATION PROTECTION IN ASIC</title><source>esp@cenet</source><creator>GRAMENOS, James ; ISLIM, Haitham ; FITZPATRICK, John ; WANTUCK, Ron</creator><creatorcontrib>GRAMENOS, James ; ISLIM, Haitham ; FITZPATRICK, John ; WANTUCK, Ron</creatorcontrib><description>An apparatus comprising communication logic and a memory. The communication logic may be configured to receive a data payload, validate the data payload, decode an instruction from the data payload, generate a bypass signal in response to the instruction and generate a remote signal in response to an arm signal. The memory may be configured to store configuration data and store status information. The bypass signal may be compatible with a safing block configured to provide one independent signal for an actuator. The communication logic may operate according to a pre-defined end-to-end communication standard. The configuration data may be configured to enable a selected profile for the pre-defined end-to-end communication standard. The safing block may be configured to pass through the bypass signal generated by the communication logic as the arm signal. The communication logic may receive the arm signal from the safing block.
L'invention concerne un appareil qui comprend une logique de communication et une mémoire. La logique de communication peut être configurée pour recevoir une charge utile de données, pour valider la charge utile de données, pour décoder une instruction à partir de la charge utile de données, pour générer un signal de dérivation en réponse à l'instruction et pour générer un signal à distance en réponse à un signal d'armement. La mémoire peut être configurée pour stocker des données de configuration et pour stocker des informations d'état. Le signal de dérivation peut être compatible avec un bloc de sécurité conçu pour fournir un signal indépendant pour un actionneur. La logique de communication peut fonctionner selon une norme de communication de bout en bout prédéfinie. Les données de configuration peuvent être configurées pour activer un profil sélectionné pour la norme de communication de bout en bout prédéfinie. Le bloc de sécurité peut être configuré pour faire passer le signal de dérivation généré par la logique de communication en tant que signal d'armement. La logique de communication peut recevoir le signal d'armement en provenance du bloc de sécurité.</description><language>eng ; fre</language><subject>CALCULATING ; COMPUTING ; COUNTING ; ELECTRIC DIGITAL DATA PROCESSING ; PHYSICS</subject><creationdate>2023</creationdate><oa>free_for_read</oa><woscitedreferencessubscribed>false</woscitedreferencessubscribed></display><links><openurl>$$Topenurl_article</openurl><openurlfulltext>$$Topenurlfull_article</openurlfulltext><thumbnail>$$Tsyndetics_thumb_exl</thumbnail><linktohtml>$$Uhttps://worldwide.espacenet.com/publicationDetails/biblio?FT=D&date=20230622&DB=EPODOC&CC=WO&NR=2023113953A1$$EHTML$$P50$$Gepo$$Hfree_for_read</linktohtml><link.rule.ids>230,308,780,885,25563,76318</link.rule.ids><linktorsrc>$$Uhttps://worldwide.espacenet.com/publicationDetails/biblio?FT=D&date=20230622&DB=EPODOC&CC=WO&NR=2023113953A1$$EView_record_in_European_Patent_Office$$FView_record_in_$$GEuropean_Patent_Office$$Hfree_for_read</linktorsrc></links><search><creatorcontrib>GRAMENOS, James</creatorcontrib><creatorcontrib>ISLIM, Haitham</creatorcontrib><creatorcontrib>FITZPATRICK, John</creatorcontrib><creatorcontrib>WANTUCK, Ron</creatorcontrib><title>HARDWARE FOR END-TO-END COMMUNICATION PROTECTION IN ASIC</title><description>An apparatus comprising communication logic and a memory. The communication logic may be configured to receive a data payload, validate the data payload, decode an instruction from the data payload, generate a bypass signal in response to the instruction and generate a remote signal in response to an arm signal. The memory may be configured to store configuration data and store status information. The bypass signal may be compatible with a safing block configured to provide one independent signal for an actuator. The communication logic may operate according to a pre-defined end-to-end communication standard. The configuration data may be configured to enable a selected profile for the pre-defined end-to-end communication standard. The safing block may be configured to pass through the bypass signal generated by the communication logic as the arm signal. The communication logic may receive the arm signal from the safing block.
L'invention concerne un appareil qui comprend une logique de communication et une mémoire. La logique de communication peut être configurée pour recevoir une charge utile de données, pour valider la charge utile de données, pour décoder une instruction à partir de la charge utile de données, pour générer un signal de dérivation en réponse à l'instruction et pour générer un signal à distance en réponse à un signal d'armement. La mémoire peut être configurée pour stocker des données de configuration et pour stocker des informations d'état. Le signal de dérivation peut être compatible avec un bloc de sécurité conçu pour fournir un signal indépendant pour un actionneur. La logique de communication peut fonctionner selon une norme de communication de bout en bout prédéfinie. Les données de configuration peuvent être configurées pour activer un profil sélectionné pour la norme de communication de bout en bout prédéfinie. Le bloc de sécurité peut être configuré pour faire passer le signal de dérivation généré par la logique de communication en tant que signal d'armement. La logique de communication peut recevoir le signal d'armement en provenance du bloc de sécurité.</description><subject>CALCULATING</subject><subject>COMPUTING</subject><subject>COUNTING</subject><subject>ELECTRIC DIGITAL DATA PROCESSING</subject><subject>PHYSICS</subject><fulltext>true</fulltext><rsrctype>patent</rsrctype><creationdate>2023</creationdate><recordtype>patent</recordtype><sourceid>EVB</sourceid><recordid>eNrjZLDwcAxyCXcMclVw8w9ScPVz0Q3x1wVSCs7-vr6hfp7OjiGe_n4KAUH-Ia7OYKann4JjsKczDwNrWmJOcSovlOZmUHZzDXH20E0tyI9PLS5ITE7NSy2JD_c3MjAyNjQ0tjQ1djQ0Jk4VAPRfKT0</recordid><startdate>20230622</startdate><enddate>20230622</enddate><creator>GRAMENOS, James</creator><creator>ISLIM, Haitham</creator><creator>FITZPATRICK, John</creator><creator>WANTUCK, Ron</creator><scope>EVB</scope></search><sort><creationdate>20230622</creationdate><title>HARDWARE FOR END-TO-END COMMUNICATION PROTECTION IN ASIC</title><author>GRAMENOS, James ; ISLIM, Haitham ; FITZPATRICK, John ; WANTUCK, Ron</author></sort><facets><frbrtype>5</frbrtype><frbrgroupid>cdi_FETCH-epo_espacenet_WO2023113953A13</frbrgroupid><rsrctype>patents</rsrctype><prefilter>patents</prefilter><language>eng ; fre</language><creationdate>2023</creationdate><topic>CALCULATING</topic><topic>COMPUTING</topic><topic>COUNTING</topic><topic>ELECTRIC DIGITAL DATA PROCESSING</topic><topic>PHYSICS</topic><toplevel>online_resources</toplevel><creatorcontrib>GRAMENOS, James</creatorcontrib><creatorcontrib>ISLIM, Haitham</creatorcontrib><creatorcontrib>FITZPATRICK, John</creatorcontrib><creatorcontrib>WANTUCK, Ron</creatorcontrib><collection>esp@cenet</collection></facets><delivery><delcategory>Remote Search Resource</delcategory><fulltext>fulltext_linktorsrc</fulltext></delivery><addata><au>GRAMENOS, James</au><au>ISLIM, Haitham</au><au>FITZPATRICK, John</au><au>WANTUCK, Ron</au><format>patent</format><genre>patent</genre><ristype>GEN</ristype><title>HARDWARE FOR END-TO-END COMMUNICATION PROTECTION IN ASIC</title><date>2023-06-22</date><risdate>2023</risdate><abstract>An apparatus comprising communication logic and a memory. The communication logic may be configured to receive a data payload, validate the data payload, decode an instruction from the data payload, generate a bypass signal in response to the instruction and generate a remote signal in response to an arm signal. The memory may be configured to store configuration data and store status information. The bypass signal may be compatible with a safing block configured to provide one independent signal for an actuator. The communication logic may operate according to a pre-defined end-to-end communication standard. The configuration data may be configured to enable a selected profile for the pre-defined end-to-end communication standard. The safing block may be configured to pass through the bypass signal generated by the communication logic as the arm signal. The communication logic may receive the arm signal from the safing block.
L'invention concerne un appareil qui comprend une logique de communication et une mémoire. La logique de communication peut être configurée pour recevoir une charge utile de données, pour valider la charge utile de données, pour décoder une instruction à partir de la charge utile de données, pour générer un signal de dérivation en réponse à l'instruction et pour générer un signal à distance en réponse à un signal d'armement. La mémoire peut être configurée pour stocker des données de configuration et pour stocker des informations d'état. Le signal de dérivation peut être compatible avec un bloc de sécurité conçu pour fournir un signal indépendant pour un actionneur. La logique de communication peut fonctionner selon une norme de communication de bout en bout prédéfinie. Les données de configuration peuvent être configurées pour activer un profil sélectionné pour la norme de communication de bout en bout prédéfinie. Le bloc de sécurité peut être configuré pour faire passer le signal de dérivation généré par la logique de communication en tant que signal d'armement. La logique de communication peut recevoir le signal d'armement en provenance du bloc de sécurité.</abstract><oa>free_for_read</oa></addata></record> |
fulltext | fulltext_linktorsrc |
identifier | |
ispartof | |
issn | |
language | eng ; fre |
recordid | cdi_epo_espacenet_WO2023113953A1 |
source | esp@cenet |
subjects | CALCULATING COMPUTING COUNTING ELECTRIC DIGITAL DATA PROCESSING PHYSICS |
title | HARDWARE FOR END-TO-END COMMUNICATION PROTECTION IN ASIC |
url | https://sfx.bib-bvb.de/sfx_tum?ctx_ver=Z39.88-2004&ctx_enc=info:ofi/enc:UTF-8&ctx_tim=2025-01-10T19%3A40%3A15IST&url_ver=Z39.88-2004&url_ctx_fmt=infofi/fmt:kev:mtx:ctx&rfr_id=info:sid/primo.exlibrisgroup.com:primo3-Article-epo_EVB&rft_val_fmt=info:ofi/fmt:kev:mtx:patent&rft.genre=patent&rft.au=GRAMENOS,%20James&rft.date=2023-06-22&rft_id=info:doi/&rft_dat=%3Cepo_EVB%3EWO2023113953A1%3C/epo_EVB%3E%3Curl%3E%3C/url%3E&disable_directlink=true&sfx.directlink=off&sfx.report_link=0&rft_id=info:oai/&rft_id=info:pmid/&rfr_iscdi=true |