AUTHENTICATION OF LOGIC CIRCUITRY PACKAGES
A logic circuitry package includes a logic circuit and an interface to communicate with a host logic circuit. The logic circuit includes a memory arrangement storing an asymmetric key, and/or a certificate corresponding to the asymmetric key. The logic circuit is configured to transmit, to the host...
Gespeichert in:
1. Verfasser: | |
---|---|
Format: | Patent |
Sprache: | eng ; fre |
Schlagworte: | |
Online-Zugang: | Volltext bestellen |
Tags: |
Tag hinzufügen
Keine Tags, Fügen Sie den ersten Tag hinzu!
|
container_end_page | |
---|---|
container_issue | |
container_start_page | |
container_title | |
container_volume | |
creator | PANSHIN, Stephen |
description | A logic circuitry package includes a logic circuit and an interface to communicate with a host logic circuit. The logic circuit includes a memory arrangement storing an asymmetric key, and/or a certificate corresponding to the asymmetric key. The logic circuit is configured to transmit, to the host logic circuit, the certificate; receive, from the host logic circuit, a static signature request comprising challenge data; and/or, transmit, to the host logic circuit, a signature computed based on the challenge data and the asymmetric key in response to the static signature request.
Un ensemble circuit logique comprend un circuit logique et une interface pour communiquer avec un circuit logique hôte. Le circuit logique comprend un agencement de mémoire stockant une clé asymétrique, et/ou un certificat correspondant à la clé asymétrique. Le circuit logique est configuré pour transmettre, au circuit logique hôte, le certificat ; recevoir, en provenance du circuit logique hôte, une demande de signature statique comprenant des données de défi ; et/ou, transmettre, au circuit logique hôte, une signature calculée sur la base des données de défi et de la clé asymétrique en réponse à la demande de signature statique. |
format | Patent |
fullrecord | <record><control><sourceid>epo_EVB</sourceid><recordid>TN_cdi_epo_espacenet_WO2023059327A1</recordid><sourceformat>XML</sourceformat><sourcesystem>PC</sourcesystem><sourcerecordid>WO2023059327A1</sourcerecordid><originalsourceid>FETCH-epo_espacenet_WO2023059327A13</originalsourceid><addsrcrecordid>eNrjZNByDA3xcPUL8XR2DPH091Pwd1Pw8Xf3dFZw9gxyDvUMCYpUCHB09nZ0dw3mYWBNS8wpTuWF0twMym6uIc4euqkF-fGpxQWJyal5qSXx4f5GBkbGBqaWxkbmjobGxKkCAOxFJaM</addsrcrecordid><sourcetype>Open Access Repository</sourcetype><iscdi>true</iscdi><recordtype>patent</recordtype></control><display><type>patent</type><title>AUTHENTICATION OF LOGIC CIRCUITRY PACKAGES</title><source>esp@cenet</source><creator>PANSHIN, Stephen</creator><creatorcontrib>PANSHIN, Stephen</creatorcontrib><description>A logic circuitry package includes a logic circuit and an interface to communicate with a host logic circuit. The logic circuit includes a memory arrangement storing an asymmetric key, and/or a certificate corresponding to the asymmetric key. The logic circuit is configured to transmit, to the host logic circuit, the certificate; receive, from the host logic circuit, a static signature request comprising challenge data; and/or, transmit, to the host logic circuit, a signature computed based on the challenge data and the asymmetric key in response to the static signature request.
Un ensemble circuit logique comprend un circuit logique et une interface pour communiquer avec un circuit logique hôte. Le circuit logique comprend un agencement de mémoire stockant une clé asymétrique, et/ou un certificat correspondant à la clé asymétrique. Le circuit logique est configuré pour transmettre, au circuit logique hôte, le certificat ; recevoir, en provenance du circuit logique hôte, une demande de signature statique comprenant des données de défi ; et/ou, transmettre, au circuit logique hôte, une signature calculée sur la base des données de défi et de la clé asymétrique en réponse à la demande de signature statique.</description><language>eng ; fre</language><subject>CALCULATING ; COMPUTING ; COUNTING ; ELECTRIC DIGITAL DATA PROCESSING ; PHYSICS</subject><creationdate>2023</creationdate><oa>free_for_read</oa><woscitedreferencessubscribed>false</woscitedreferencessubscribed></display><links><openurl>$$Topenurl_article</openurl><openurlfulltext>$$Topenurlfull_article</openurlfulltext><thumbnail>$$Tsyndetics_thumb_exl</thumbnail><linktohtml>$$Uhttps://worldwide.espacenet.com/publicationDetails/biblio?FT=D&date=20230413&DB=EPODOC&CC=WO&NR=2023059327A1$$EHTML$$P50$$Gepo$$Hfree_for_read</linktohtml><link.rule.ids>230,308,776,881,25542,76290</link.rule.ids><linktorsrc>$$Uhttps://worldwide.espacenet.com/publicationDetails/biblio?FT=D&date=20230413&DB=EPODOC&CC=WO&NR=2023059327A1$$EView_record_in_European_Patent_Office$$FView_record_in_$$GEuropean_Patent_Office$$Hfree_for_read</linktorsrc></links><search><creatorcontrib>PANSHIN, Stephen</creatorcontrib><title>AUTHENTICATION OF LOGIC CIRCUITRY PACKAGES</title><description>A logic circuitry package includes a logic circuit and an interface to communicate with a host logic circuit. The logic circuit includes a memory arrangement storing an asymmetric key, and/or a certificate corresponding to the asymmetric key. The logic circuit is configured to transmit, to the host logic circuit, the certificate; receive, from the host logic circuit, a static signature request comprising challenge data; and/or, transmit, to the host logic circuit, a signature computed based on the challenge data and the asymmetric key in response to the static signature request.
Un ensemble circuit logique comprend un circuit logique et une interface pour communiquer avec un circuit logique hôte. Le circuit logique comprend un agencement de mémoire stockant une clé asymétrique, et/ou un certificat correspondant à la clé asymétrique. Le circuit logique est configuré pour transmettre, au circuit logique hôte, le certificat ; recevoir, en provenance du circuit logique hôte, une demande de signature statique comprenant des données de défi ; et/ou, transmettre, au circuit logique hôte, une signature calculée sur la base des données de défi et de la clé asymétrique en réponse à la demande de signature statique.</description><subject>CALCULATING</subject><subject>COMPUTING</subject><subject>COUNTING</subject><subject>ELECTRIC DIGITAL DATA PROCESSING</subject><subject>PHYSICS</subject><fulltext>true</fulltext><rsrctype>patent</rsrctype><creationdate>2023</creationdate><recordtype>patent</recordtype><sourceid>EVB</sourceid><recordid>eNrjZNByDA3xcPUL8XR2DPH091Pwd1Pw8Xf3dFZw9gxyDvUMCYpUCHB09nZ0dw3mYWBNS8wpTuWF0twMym6uIc4euqkF-fGpxQWJyal5qSXx4f5GBkbGBqaWxkbmjobGxKkCAOxFJaM</recordid><startdate>20230413</startdate><enddate>20230413</enddate><creator>PANSHIN, Stephen</creator><scope>EVB</scope></search><sort><creationdate>20230413</creationdate><title>AUTHENTICATION OF LOGIC CIRCUITRY PACKAGES</title><author>PANSHIN, Stephen</author></sort><facets><frbrtype>5</frbrtype><frbrgroupid>cdi_FETCH-epo_espacenet_WO2023059327A13</frbrgroupid><rsrctype>patents</rsrctype><prefilter>patents</prefilter><language>eng ; fre</language><creationdate>2023</creationdate><topic>CALCULATING</topic><topic>COMPUTING</topic><topic>COUNTING</topic><topic>ELECTRIC DIGITAL DATA PROCESSING</topic><topic>PHYSICS</topic><toplevel>online_resources</toplevel><creatorcontrib>PANSHIN, Stephen</creatorcontrib><collection>esp@cenet</collection></facets><delivery><delcategory>Remote Search Resource</delcategory><fulltext>fulltext_linktorsrc</fulltext></delivery><addata><au>PANSHIN, Stephen</au><format>patent</format><genre>patent</genre><ristype>GEN</ristype><title>AUTHENTICATION OF LOGIC CIRCUITRY PACKAGES</title><date>2023-04-13</date><risdate>2023</risdate><abstract>A logic circuitry package includes a logic circuit and an interface to communicate with a host logic circuit. The logic circuit includes a memory arrangement storing an asymmetric key, and/or a certificate corresponding to the asymmetric key. The logic circuit is configured to transmit, to the host logic circuit, the certificate; receive, from the host logic circuit, a static signature request comprising challenge data; and/or, transmit, to the host logic circuit, a signature computed based on the challenge data and the asymmetric key in response to the static signature request.
Un ensemble circuit logique comprend un circuit logique et une interface pour communiquer avec un circuit logique hôte. Le circuit logique comprend un agencement de mémoire stockant une clé asymétrique, et/ou un certificat correspondant à la clé asymétrique. Le circuit logique est configuré pour transmettre, au circuit logique hôte, le certificat ; recevoir, en provenance du circuit logique hôte, une demande de signature statique comprenant des données de défi ; et/ou, transmettre, au circuit logique hôte, une signature calculée sur la base des données de défi et de la clé asymétrique en réponse à la demande de signature statique.</abstract><oa>free_for_read</oa></addata></record> |
fulltext | fulltext_linktorsrc |
identifier | |
ispartof | |
issn | |
language | eng ; fre |
recordid | cdi_epo_espacenet_WO2023059327A1 |
source | esp@cenet |
subjects | CALCULATING COMPUTING COUNTING ELECTRIC DIGITAL DATA PROCESSING PHYSICS |
title | AUTHENTICATION OF LOGIC CIRCUITRY PACKAGES |
url | https://sfx.bib-bvb.de/sfx_tum?ctx_ver=Z39.88-2004&ctx_enc=info:ofi/enc:UTF-8&ctx_tim=2025-02-01T19%3A59%3A02IST&url_ver=Z39.88-2004&url_ctx_fmt=infofi/fmt:kev:mtx:ctx&rfr_id=info:sid/primo.exlibrisgroup.com:primo3-Article-epo_EVB&rft_val_fmt=info:ofi/fmt:kev:mtx:patent&rft.genre=patent&rft.au=PANSHIN,%20Stephen&rft.date=2023-04-13&rft_id=info:doi/&rft_dat=%3Cepo_EVB%3EWO2023059327A1%3C/epo_EVB%3E%3Curl%3E%3C/url%3E&disable_directlink=true&sfx.directlink=off&sfx.report_link=0&rft_id=info:oai/&rft_id=info:pmid/&rfr_iscdi=true |