COMPUTE-IN-MEMORY WITH TERNARY ACTIVATION

A compute-in-memory bitcell is provided that includes a pair of cross-coupled inverters for storing a stored bit. The compute-in-memory bitcell includes a logic gate formed by a pair of switches for multiplying the stored bit with an input vector bit. A controller controls the pair of switches responsive to a sign bit during a computation phase of operation and controls the pair of switches responsive to a magnitude bit during an execution phase of operation. Une cellule binaire de calcul en mémoire est divulguée, comprenant une paire d'onduleurs à couplage transversal pour stocker un bit stocké. La cellule binaire de calcul en mémoire comprend une porte logique formée par une paire de commutateurs pour multiplier le bit stocké avec un bit de vecteur d'entrée. Un dispositif de commande commande la paire de commutateurs en réponse à un bit de signe pendant une phase de calcul de fonctionnement et commande la paire de commutateurs en réponse à un bit d'amplitude pendant une phase d'exécution de fonctionnement.