ANALOG ADDERS FOR MULTI-BIT MAC ARRAYS IN RECONFIGURABLE ANALOG BASED NEURAL NETWORKS
Various embodiments include devices and methods for a multi-bit multiplier-accumulator (MAC). Some embodiments may include an analog adder having a first adder capacitor. The first adder capacitor may add a plurality of single-bit MAC outputs by receiving the plurality of single-bit MAC outputs from...
Gespeichert in:
Hauptverfasser: | , , |
---|---|
Format: | Patent |
Sprache: | eng ; fre |
Schlagworte: | |
Online-Zugang: | Volltext bestellen |
Tags: |
Tag hinzufügen
Keine Tags, Fügen Sie den ersten Tag hinzu!
|
container_end_page | |
---|---|
container_issue | |
container_start_page | |
container_title | |
container_volume | |
creator | SRIVASTAVA, Ankit MIRHAJ, Seyed Arash WADHWA, Sameer |
description | Various embodiments include devices and methods for a multi-bit multiplier-accumulator (MAC). Some embodiments may include an analog adder having a first adder capacitor. The first adder capacitor may add a plurality of single-bit MAC outputs by receiving the plurality of single-bit MAC outputs from a plurality of single-bit MACs, and storing the plurality of single-bit MAC outputs. In some embodiments, the analog adder may output a multi-bit MAC output based on addition of the stored plurality of single-bit MAC outputs.
La présente invention concerne, selon divers modes de réalisation, des dispositifs et des procédés pour un multiplicateur-accumulateur à plusieurs bits (MAC). Certains modes de réalisation peuvent comprendre un additionneur analogique ayant un premier condensateur additionneur. Le premier condensateur additionneur peut ajouter une pluralité de sorties MAC à un seul bit en recevant la pluralité de sorties MAC à un seul bit en provenance d'une pluralité de MAC à un seul bit et en stockant la pluralité de sorties MAC à un seul bit. Dans certains modes de réalisation, l'additionneur analogique peut délivrer une sortie MAC à plusieurs bits sur la base de l'addition de la pluralité stockée de sorties MAC à un seul bit. |
format | Patent |
fullrecord | <record><control><sourceid>epo_EVB</sourceid><recordid>TN_cdi_epo_espacenet_WO2022192463A1</recordid><sourceformat>XML</sourceformat><sourcesystem>PC</sourcesystem><sourcerecordid>WO2022192463A1</sourcerecordid><originalsourceid>FETCH-epo_espacenet_WO2022192463A13</originalsourceid><addsrcrecordid>eNrjZAh19HP08XdXcHRxcQ0KVnDzD1LwDfUJ8dR18gxR8HV0VnAMCnKMDFbw9FMIcnX293PzdA8NcnTycVWAanRyDHZ1UfBzBYr6AKmQcP8g72AeBta0xJziVF4ozc2g7OYa4uyhm1qQH59aXJCYnJqXWhIf7m9kYGRkaGlkYmbsaGhMnCoA6zoxBA</addsrcrecordid><sourcetype>Open Access Repository</sourcetype><iscdi>true</iscdi><recordtype>patent</recordtype></control><display><type>patent</type><title>ANALOG ADDERS FOR MULTI-BIT MAC ARRAYS IN RECONFIGURABLE ANALOG BASED NEURAL NETWORKS</title><source>esp@cenet</source><creator>SRIVASTAVA, Ankit ; MIRHAJ, Seyed Arash ; WADHWA, Sameer</creator><creatorcontrib>SRIVASTAVA, Ankit ; MIRHAJ, Seyed Arash ; WADHWA, Sameer</creatorcontrib><description>Various embodiments include devices and methods for a multi-bit multiplier-accumulator (MAC). Some embodiments may include an analog adder having a first adder capacitor. The first adder capacitor may add a plurality of single-bit MAC outputs by receiving the plurality of single-bit MAC outputs from a plurality of single-bit MACs, and storing the plurality of single-bit MAC outputs. In some embodiments, the analog adder may output a multi-bit MAC output based on addition of the stored plurality of single-bit MAC outputs.
La présente invention concerne, selon divers modes de réalisation, des dispositifs et des procédés pour un multiplicateur-accumulateur à plusieurs bits (MAC). Certains modes de réalisation peuvent comprendre un additionneur analogique ayant un premier condensateur additionneur. Le premier condensateur additionneur peut ajouter une pluralité de sorties MAC à un seul bit en recevant la pluralité de sorties MAC à un seul bit en provenance d'une pluralité de MAC à un seul bit et en stockant la pluralité de sorties MAC à un seul bit. Dans certains modes de réalisation, l'additionneur analogique peut délivrer une sortie MAC à plusieurs bits sur la base de l'addition de la pluralité stockée de sorties MAC à un seul bit.</description><language>eng ; fre</language><subject>CALCULATING ; COMPUTING ; COUNTING ; ELECTRIC DIGITAL DATA PROCESSING ; PHYSICS</subject><creationdate>2022</creationdate><oa>free_for_read</oa><woscitedreferencessubscribed>false</woscitedreferencessubscribed></display><links><openurl>$$Topenurl_article</openurl><openurlfulltext>$$Topenurlfull_article</openurlfulltext><thumbnail>$$Tsyndetics_thumb_exl</thumbnail><linktohtml>$$Uhttps://worldwide.espacenet.com/publicationDetails/biblio?FT=D&date=20220915&DB=EPODOC&CC=WO&NR=2022192463A1$$EHTML$$P50$$Gepo$$Hfree_for_read</linktohtml><link.rule.ids>230,308,780,885,25564,76547</link.rule.ids><linktorsrc>$$Uhttps://worldwide.espacenet.com/publicationDetails/biblio?FT=D&date=20220915&DB=EPODOC&CC=WO&NR=2022192463A1$$EView_record_in_European_Patent_Office$$FView_record_in_$$GEuropean_Patent_Office$$Hfree_for_read</linktorsrc></links><search><creatorcontrib>SRIVASTAVA, Ankit</creatorcontrib><creatorcontrib>MIRHAJ, Seyed Arash</creatorcontrib><creatorcontrib>WADHWA, Sameer</creatorcontrib><title>ANALOG ADDERS FOR MULTI-BIT MAC ARRAYS IN RECONFIGURABLE ANALOG BASED NEURAL NETWORKS</title><description>Various embodiments include devices and methods for a multi-bit multiplier-accumulator (MAC). Some embodiments may include an analog adder having a first adder capacitor. The first adder capacitor may add a plurality of single-bit MAC outputs by receiving the plurality of single-bit MAC outputs from a plurality of single-bit MACs, and storing the plurality of single-bit MAC outputs. In some embodiments, the analog adder may output a multi-bit MAC output based on addition of the stored plurality of single-bit MAC outputs.
La présente invention concerne, selon divers modes de réalisation, des dispositifs et des procédés pour un multiplicateur-accumulateur à plusieurs bits (MAC). Certains modes de réalisation peuvent comprendre un additionneur analogique ayant un premier condensateur additionneur. Le premier condensateur additionneur peut ajouter une pluralité de sorties MAC à un seul bit en recevant la pluralité de sorties MAC à un seul bit en provenance d'une pluralité de MAC à un seul bit et en stockant la pluralité de sorties MAC à un seul bit. Dans certains modes de réalisation, l'additionneur analogique peut délivrer une sortie MAC à plusieurs bits sur la base de l'addition de la pluralité stockée de sorties MAC à un seul bit.</description><subject>CALCULATING</subject><subject>COMPUTING</subject><subject>COUNTING</subject><subject>ELECTRIC DIGITAL DATA PROCESSING</subject><subject>PHYSICS</subject><fulltext>true</fulltext><rsrctype>patent</rsrctype><creationdate>2022</creationdate><recordtype>patent</recordtype><sourceid>EVB</sourceid><recordid>eNrjZAh19HP08XdXcHRxcQ0KVnDzD1LwDfUJ8dR18gxR8HV0VnAMCnKMDFbw9FMIcnX293PzdA8NcnTycVWAanRyDHZ1UfBzBYr6AKmQcP8g72AeBta0xJziVF4ozc2g7OYa4uyhm1qQH59aXJCYnJqXWhIf7m9kYGRkaGlkYmbsaGhMnCoA6zoxBA</recordid><startdate>20220915</startdate><enddate>20220915</enddate><creator>SRIVASTAVA, Ankit</creator><creator>MIRHAJ, Seyed Arash</creator><creator>WADHWA, Sameer</creator><scope>EVB</scope></search><sort><creationdate>20220915</creationdate><title>ANALOG ADDERS FOR MULTI-BIT MAC ARRAYS IN RECONFIGURABLE ANALOG BASED NEURAL NETWORKS</title><author>SRIVASTAVA, Ankit ; MIRHAJ, Seyed Arash ; WADHWA, Sameer</author></sort><facets><frbrtype>5</frbrtype><frbrgroupid>cdi_FETCH-epo_espacenet_WO2022192463A13</frbrgroupid><rsrctype>patents</rsrctype><prefilter>patents</prefilter><language>eng ; fre</language><creationdate>2022</creationdate><topic>CALCULATING</topic><topic>COMPUTING</topic><topic>COUNTING</topic><topic>ELECTRIC DIGITAL DATA PROCESSING</topic><topic>PHYSICS</topic><toplevel>online_resources</toplevel><creatorcontrib>SRIVASTAVA, Ankit</creatorcontrib><creatorcontrib>MIRHAJ, Seyed Arash</creatorcontrib><creatorcontrib>WADHWA, Sameer</creatorcontrib><collection>esp@cenet</collection></facets><delivery><delcategory>Remote Search Resource</delcategory><fulltext>fulltext_linktorsrc</fulltext></delivery><addata><au>SRIVASTAVA, Ankit</au><au>MIRHAJ, Seyed Arash</au><au>WADHWA, Sameer</au><format>patent</format><genre>patent</genre><ristype>GEN</ristype><title>ANALOG ADDERS FOR MULTI-BIT MAC ARRAYS IN RECONFIGURABLE ANALOG BASED NEURAL NETWORKS</title><date>2022-09-15</date><risdate>2022</risdate><abstract>Various embodiments include devices and methods for a multi-bit multiplier-accumulator (MAC). Some embodiments may include an analog adder having a first adder capacitor. The first adder capacitor may add a plurality of single-bit MAC outputs by receiving the plurality of single-bit MAC outputs from a plurality of single-bit MACs, and storing the plurality of single-bit MAC outputs. In some embodiments, the analog adder may output a multi-bit MAC output based on addition of the stored plurality of single-bit MAC outputs.
La présente invention concerne, selon divers modes de réalisation, des dispositifs et des procédés pour un multiplicateur-accumulateur à plusieurs bits (MAC). Certains modes de réalisation peuvent comprendre un additionneur analogique ayant un premier condensateur additionneur. Le premier condensateur additionneur peut ajouter une pluralité de sorties MAC à un seul bit en recevant la pluralité de sorties MAC à un seul bit en provenance d'une pluralité de MAC à un seul bit et en stockant la pluralité de sorties MAC à un seul bit. Dans certains modes de réalisation, l'additionneur analogique peut délivrer une sortie MAC à plusieurs bits sur la base de l'addition de la pluralité stockée de sorties MAC à un seul bit.</abstract><oa>free_for_read</oa></addata></record> |
fulltext | fulltext_linktorsrc |
identifier | |
ispartof | |
issn | |
language | eng ; fre |
recordid | cdi_epo_espacenet_WO2022192463A1 |
source | esp@cenet |
subjects | CALCULATING COMPUTING COUNTING ELECTRIC DIGITAL DATA PROCESSING PHYSICS |
title | ANALOG ADDERS FOR MULTI-BIT MAC ARRAYS IN RECONFIGURABLE ANALOG BASED NEURAL NETWORKS |
url | https://sfx.bib-bvb.de/sfx_tum?ctx_ver=Z39.88-2004&ctx_enc=info:ofi/enc:UTF-8&ctx_tim=2024-12-22T04%3A20%3A58IST&url_ver=Z39.88-2004&url_ctx_fmt=infofi/fmt:kev:mtx:ctx&rfr_id=info:sid/primo.exlibrisgroup.com:primo3-Article-epo_EVB&rft_val_fmt=info:ofi/fmt:kev:mtx:patent&rft.genre=patent&rft.au=SRIVASTAVA,%20Ankit&rft.date=2022-09-15&rft_id=info:doi/&rft_dat=%3Cepo_EVB%3EWO2022192463A1%3C/epo_EVB%3E%3Curl%3E%3C/url%3E&disable_directlink=true&sfx.directlink=off&sfx.report_link=0&rft_id=info:oai/&rft_id=info:pmid/&rfr_iscdi=true |