MULTI-LAYER SEMICONDUCTOR PACKAGE WITH STACKED PASSIVE COMPONENTS

MULTI-LAYER SEMICONDUCTOR PACKAGE WITH STACKED PASSIVE COMPONENTS

A semiconductor package (100) includes a first layer (104) including a semiconductor die (130) embedded within a dielectric substrate (128), and a first set of metal pillars (122) extending through the dielectric substrate, a second layer (106) stacked on the first layer, the second layer including...

Ausführliche Beschreibung

Gespeichert in:
Bibliographische Detailangaben
Hauptverfasser: AMARO, Michael Gerald, ANJUM, Naweed, WAN, Liang, TANG, Yiqi
Format: Patent
Sprache:eng ; fre
Schlagworte:
BASIC ELECTRIC ELEMENTS
ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
ELECTRICITY
SEMICONDUCTOR DEVICES
Online-Zugang:Volltext bestellen
Tags: Tag hinzufügen
Keine Tags, Fügen Sie den ersten Tag hinzu!
container_end_page
container_issue
container_start_page
container_title
container_volume
creator AMARO, Michael Gerald
ANJUM, Naweed
WAN, Liang
TANG, Yiqi
description A semiconductor package (100) includes a first layer (104) including a semiconductor die (130) embedded within a dielectric substrate (128), and a first set of metal pillars (122) extending through the dielectric substrate, a second layer (106) stacked on the first layer, the second layer including a metal trace (150) patterned on the dielectric substrate of the first layer, a passive component (141) including at least one capacitor or resistor electrically coupled to the metal trace, and a second set of metal pillars (152) extending from the metal trace to an opposing side of the second layer, and a third layer (108) stacked on the second layer, the third layer including at least pone inductor (170) electrically coupled to metal pillars of the second set of metal pillars. L'invention concerne un boîtier de semi-conducteur (100) qui comprend une première couche (104) comprenant une puce semi-conductrice (130) intégrée à l'intérieur d'un substrat diélectrique (128), et un premier ensemble de piliers métalliques (122) s'étendant à travers le substrat diélectrique, une seconde couche (106) empilée sur la première couche, la seconde couche comprenant une piste métallique (150) dessinée sur le substrat diélectrique de la première couche, un composant passif (141) comprenant au moins un condensateur ou une résistance électriquement couplé à la piste métallique, et un second ensemble de piliers métalliques (152) s'étendant à partir de la piste métallique vers un côté opposé de la seconde couche, et une troisième couche (108) empilée sur la seconde couche, la troisième couche comprenant au moins une bobine d'induction (170) couplée électriquement à des piliers métalliques du second ensemble de piliers métalliques.
format Patent
fullrecord <record><control><sourceid>epo_EVB</sourceid><recordid>TN_cdi_epo_espacenet_WO2022027050A1</recordid><sourceformat>XML</sourceformat><sourcesystem>PC</sourcesystem><sourcerecordid>WO2022027050A1</sourcerecordid><originalsourceid>FETCH-epo_espacenet_WO2022027050A13</originalsourceid><addsrcrecordid>eNrjZHD0DfUJ8dT1cYx0DVIIdvX1dPb3cwl1DvEPUghwdPZ2dHdVCPcM8VAIDgHyXF2AgsHBnmGuCs7-vgH-fq5-IcE8DKxpiTnFqbxQmptB2c01xNlDN7UgPz61uCAxOTUvtSQ-3N_IwAiIzA1MDRwNjYlTBQCq3iwc</addsrcrecordid><sourcetype>Open Access Repository</sourcetype><iscdi>true</iscdi><recordtype>patent</recordtype></control><display><type>patent</type><title>MULTI-LAYER SEMICONDUCTOR PACKAGE WITH STACKED PASSIVE COMPONENTS</title><source>esp@cenet</source><creator>AMARO, Michael Gerald ; ANJUM, Naweed ; WAN, Liang ; TANG, Yiqi</creator><creatorcontrib>AMARO, Michael Gerald ; ANJUM, Naweed ; WAN, Liang ; TANG, Yiqi</creatorcontrib><description>A semiconductor package (100) includes a first layer (104) including a semiconductor die (130) embedded within a dielectric substrate (128), and a first set of metal pillars (122) extending through the dielectric substrate, a second layer (106) stacked on the first layer, the second layer including a metal trace (150) patterned on the dielectric substrate of the first layer, a passive component (141) including at least one capacitor or resistor electrically coupled to the metal trace, and a second set of metal pillars (152) extending from the metal trace to an opposing side of the second layer, and a third layer (108) stacked on the second layer, the third layer including at least pone inductor (170) electrically coupled to metal pillars of the second set of metal pillars. L'invention concerne un boîtier de semi-conducteur (100) qui comprend une première couche (104) comprenant une puce semi-conductrice (130) intégrée à l'intérieur d'un substrat diélectrique (128), et un premier ensemble de piliers métalliques (122) s'étendant à travers le substrat diélectrique, une seconde couche (106) empilée sur la première couche, la seconde couche comprenant une piste métallique (150) dessinée sur le substrat diélectrique de la première couche, un composant passif (141) comprenant au moins un condensateur ou une résistance électriquement couplé à la piste métallique, et un second ensemble de piliers métalliques (152) s'étendant à partir de la piste métallique vers un côté opposé de la seconde couche, et une troisième couche (108) empilée sur la seconde couche, la troisième couche comprenant au moins une bobine d'induction (170) couplée électriquement à des piliers métalliques du second ensemble de piliers métalliques.</description><language>eng ; fre</language><subject>BASIC ELECTRIC ELEMENTS ; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR ; ELECTRICITY ; SEMICONDUCTOR DEVICES</subject><creationdate>2022</creationdate><oa>free_for_read</oa><woscitedreferencessubscribed>false</woscitedreferencessubscribed></display><links><openurl>$$Topenurl_article</openurl><openurlfulltext>$$Topenurlfull_article</openurlfulltext><thumbnail>$$Tsyndetics_thumb_exl</thumbnail><linktohtml>$$Uhttps://worldwide.espacenet.com/publicationDetails/biblio?FT=D&amp;date=20220203&amp;DB=EPODOC&amp;CC=WO&amp;NR=2022027050A1$$EHTML$$P50$$Gepo$$Hfree_for_read</linktohtml><link.rule.ids>230,308,776,881,25542,76289</link.rule.ids><linktorsrc>$$Uhttps://worldwide.espacenet.com/publicationDetails/biblio?FT=D&amp;date=20220203&amp;DB=EPODOC&amp;CC=WO&amp;NR=2022027050A1$$EView_record_in_European_Patent_Office$$FView_record_in_$$GEuropean_Patent_Office$$Hfree_for_read</linktorsrc></links><search><creatorcontrib>AMARO, Michael Gerald</creatorcontrib><creatorcontrib>ANJUM, Naweed</creatorcontrib><creatorcontrib>WAN, Liang</creatorcontrib><creatorcontrib>TANG, Yiqi</creatorcontrib><title>MULTI-LAYER SEMICONDUCTOR PACKAGE WITH STACKED PASSIVE COMPONENTS</title><description>A semiconductor package (100) includes a first layer (104) including a semiconductor die (130) embedded within a dielectric substrate (128), and a first set of metal pillars (122) extending through the dielectric substrate, a second layer (106) stacked on the first layer, the second layer including a metal trace (150) patterned on the dielectric substrate of the first layer, a passive component (141) including at least one capacitor or resistor electrically coupled to the metal trace, and a second set of metal pillars (152) extending from the metal trace to an opposing side of the second layer, and a third layer (108) stacked on the second layer, the third layer including at least pone inductor (170) electrically coupled to metal pillars of the second set of metal pillars. L'invention concerne un boîtier de semi-conducteur (100) qui comprend une première couche (104) comprenant une puce semi-conductrice (130) intégrée à l'intérieur d'un substrat diélectrique (128), et un premier ensemble de piliers métalliques (122) s'étendant à travers le substrat diélectrique, une seconde couche (106) empilée sur la première couche, la seconde couche comprenant une piste métallique (150) dessinée sur le substrat diélectrique de la première couche, un composant passif (141) comprenant au moins un condensateur ou une résistance électriquement couplé à la piste métallique, et un second ensemble de piliers métalliques (152) s'étendant à partir de la piste métallique vers un côté opposé de la seconde couche, et une troisième couche (108) empilée sur la seconde couche, la troisième couche comprenant au moins une bobine d'induction (170) couplée électriquement à des piliers métalliques du second ensemble de piliers métalliques.</description><subject>BASIC ELECTRIC ELEMENTS</subject><subject>ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR</subject><subject>ELECTRICITY</subject><subject>SEMICONDUCTOR DEVICES</subject><fulltext>true</fulltext><rsrctype>patent</rsrctype><creationdate>2022</creationdate><recordtype>patent</recordtype><sourceid>EVB</sourceid><recordid>eNrjZHD0DfUJ8dT1cYx0DVIIdvX1dPb3cwl1DvEPUghwdPZ2dHdVCPcM8VAIDgHyXF2AgsHBnmGuCs7-vgH-fq5-IcE8DKxpiTnFqbxQmptB2c01xNlDN7UgPz61uCAxOTUvtSQ-3N_IwAiIzA1MDRwNjYlTBQCq3iwc</recordid><startdate>20220203</startdate><enddate>20220203</enddate><creator>AMARO, Michael Gerald</creator><creator>ANJUM, Naweed</creator><creator>WAN, Liang</creator><creator>TANG, Yiqi</creator><scope>EVB</scope></search><sort><creationdate>20220203</creationdate><title>MULTI-LAYER SEMICONDUCTOR PACKAGE WITH STACKED PASSIVE COMPONENTS</title><author>AMARO, Michael Gerald ; ANJUM, Naweed ; WAN, Liang ; TANG, Yiqi</author></sort><facets><frbrtype>5</frbrtype><frbrgroupid>cdi_FETCH-epo_espacenet_WO2022027050A13</frbrgroupid><rsrctype>patents</rsrctype><prefilter>patents</prefilter><language>eng ; fre</language><creationdate>2022</creationdate><topic>BASIC ELECTRIC ELEMENTS</topic><topic>ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR</topic><topic>ELECTRICITY</topic><topic>SEMICONDUCTOR DEVICES</topic><toplevel>online_resources</toplevel><creatorcontrib>AMARO, Michael Gerald</creatorcontrib><creatorcontrib>ANJUM, Naweed</creatorcontrib><creatorcontrib>WAN, Liang</creatorcontrib><creatorcontrib>TANG, Yiqi</creatorcontrib><collection>esp@cenet</collection></facets><delivery><delcategory>Remote Search Resource</delcategory><fulltext>fulltext_linktorsrc</fulltext></delivery><addata><au>AMARO, Michael Gerald</au><au>ANJUM, Naweed</au><au>WAN, Liang</au><au>TANG, Yiqi</au><format>patent</format><genre>patent</genre><ristype>GEN</ristype><title>MULTI-LAYER SEMICONDUCTOR PACKAGE WITH STACKED PASSIVE COMPONENTS</title><date>2022-02-03</date><risdate>2022</risdate><abstract>A semiconductor package (100) includes a first layer (104) including a semiconductor die (130) embedded within a dielectric substrate (128), and a first set of metal pillars (122) extending through the dielectric substrate, a second layer (106) stacked on the first layer, the second layer including a metal trace (150) patterned on the dielectric substrate of the first layer, a passive component (141) including at least one capacitor or resistor electrically coupled to the metal trace, and a second set of metal pillars (152) extending from the metal trace to an opposing side of the second layer, and a third layer (108) stacked on the second layer, the third layer including at least pone inductor (170) electrically coupled to metal pillars of the second set of metal pillars. L'invention concerne un boîtier de semi-conducteur (100) qui comprend une première couche (104) comprenant une puce semi-conductrice (130) intégrée à l'intérieur d'un substrat diélectrique (128), et un premier ensemble de piliers métalliques (122) s'étendant à travers le substrat diélectrique, une seconde couche (106) empilée sur la première couche, la seconde couche comprenant une piste métallique (150) dessinée sur le substrat diélectrique de la première couche, un composant passif (141) comprenant au moins un condensateur ou une résistance électriquement couplé à la piste métallique, et un second ensemble de piliers métalliques (152) s'étendant à partir de la piste métallique vers un côté opposé de la seconde couche, et une troisième couche (108) empilée sur la seconde couche, la troisième couche comprenant au moins une bobine d'induction (170) couplée électriquement à des piliers métalliques du second ensemble de piliers métalliques.</abstract><oa>free_for_read</oa></addata></record>
fulltext fulltext_linktorsrc
identifier
ispartof
issn
language eng ; fre
recordid cdi_epo_espacenet_WO2022027050A1
source esp@cenet
subjects BASIC ELECTRIC ELEMENTS
ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
ELECTRICITY
SEMICONDUCTOR DEVICES
title MULTI-LAYER SEMICONDUCTOR PACKAGE WITH STACKED PASSIVE COMPONENTS
url https://sfx.bib-bvb.de/sfx_tum?ctx_ver=Z39.88-2004&ctx_enc=info:ofi/enc:UTF-8&ctx_tim=2025-02-05T00%3A58%3A37IST&url_ver=Z39.88-2004&url_ctx_fmt=infofi/fmt:kev:mtx:ctx&rfr_id=info:sid/primo.exlibrisgroup.com:primo3-Article-epo_EVB&rft_val_fmt=info:ofi/fmt:kev:mtx:patent&rft.genre=patent&rft.au=AMARO,%20Michael%20Gerald&rft.date=2022-02-03&rft_id=info:doi/&rft_dat=%3Cepo_EVB%3EWO2022027050A1%3C/epo_EVB%3E%3Curl%3E%3C/url%3E&disable_directlink=true&sfx.directlink=off&sfx.report_link=0&rft_id=info:oai/&rft_id=info:pmid/&rfr_iscdi=true