CU3SN VIA METALLIZATION IN ELECTRICAL DEVICES FOR LOW-TEMPERATURE 3D-INTEGRATION

A Cu3Sn electrical interconnect and method of making same in an electrical device, such as for hybrid bond 3D-integration of the electrical device with one or more other electrical devices. The method of forming the Cu3Sn electrical interconnect includes: depositing a Sn layer in the via hole; depos...

Ausführliche Beschreibung

Gespeichert in:
Bibliographische Detailangaben
Hauptverfasser: DRAB, John J, WALKER, Faye, CLARKE, Andrew
Format: Patent
Sprache:eng ; fre
Schlagworte:
Online-Zugang:Volltext bestellen
Tags: Tag hinzufügen
Keine Tags, Fügen Sie den ersten Tag hinzu!
container_end_page
container_issue
container_start_page
container_title
container_volume
creator DRAB, John J
WALKER, Faye
CLARKE, Andrew
description A Cu3Sn electrical interconnect and method of making same in an electrical device, such as for hybrid bond 3D-integration of the electrical device with one or more other electrical devices. The method of forming the Cu3Sn electrical interconnect includes: depositing a Sn layer in the via hole; depositing a Cu layer atop and in contact with the Sn layer; and heating the Sn layer and the Cu layer such that the Sn and Cu layers diffuse together to form a Cu3Sn interconnect in the via hole. During the heating, a diffusion front between the Sn and Cu layers moves in a direction toward the Cu layer as initially deposited, such that any remaining Cu layer or any voids formed during the diffusion are at an upper region of the formed Cu3Sn interconnect in the via hole, thereby allowing such voids or remaining material to be easily removed. Interconnexion électrique de Cu3Sn et son procédé de fabrication dans un dispositif électrique, par exemple pour une intégration 3D de liaison hybride du dispositif électrique avec un ou plusieurs autres dispositifs électriques. Le procédé de formation de l'interconnexion électrique de Cu3Sn consiste : à déposer une couche de Sn dans le trou d'interconnexion ; à déposer une couche de Cu au-dessus de et en contact avec la couche de Sn ; et à chauffer la couche de Sn et la couche de Cu de telle sorte que les couches de Sn et de Cu se diffusent ensemble afin de former une interconnexion de Cu3Sn dans le trou d'interconnexion. Pendant le chauffage, un front de diffusion entre les couches de Sn et de Cu se déplace dans une direction vers la couche de Cu telle qu'initialement déposée, de telle sorte que toute couche de Cu restante ou tout vide formé pendant la diffusion se trouve au niveau d'une région supérieure de l'interconnexion de Cu3Sn formée dans le trou d'interconnexion, ce qui permet de retirer facilement ces vides ou ce matériau restant.
format Patent
fullrecord <record><control><sourceid>epo_EVB</sourceid><recordid>TN_cdi_epo_espacenet_WO2021173788A1</recordid><sourceformat>XML</sourceformat><sourcesystem>PC</sourcesystem><sourcerecordid>WO2021173788A1</sourcerecordid><originalsourceid>FETCH-epo_espacenet_WO2021173788A13</originalsourceid><addsrcrecordid>eNqNy7EKwjAQgOEuDqK-w4FzwDRDux7pVQ_SpKTXFlxKkTiJFur7I4gP4PQv37_NWtubzsPACA0JOsdXFA4e2AM5shLZooOKBrbUQR0iuDAqoaaliNJHAlMp9kLn-B332eY-P9Z0-HWXHWsSe1FpeU1pXeZbeqb3NIb8lGtdmKIsUZv_1ActATAM</addsrcrecordid><sourcetype>Open Access Repository</sourcetype><iscdi>true</iscdi><recordtype>patent</recordtype></control><display><type>patent</type><title>CU3SN VIA METALLIZATION IN ELECTRICAL DEVICES FOR LOW-TEMPERATURE 3D-INTEGRATION</title><source>esp@cenet</source><creator>DRAB, John J ; WALKER, Faye ; CLARKE, Andrew</creator><creatorcontrib>DRAB, John J ; WALKER, Faye ; CLARKE, Andrew</creatorcontrib><description>A Cu3Sn electrical interconnect and method of making same in an electrical device, such as for hybrid bond 3D-integration of the electrical device with one or more other electrical devices. The method of forming the Cu3Sn electrical interconnect includes: depositing a Sn layer in the via hole; depositing a Cu layer atop and in contact with the Sn layer; and heating the Sn layer and the Cu layer such that the Sn and Cu layers diffuse together to form a Cu3Sn interconnect in the via hole. During the heating, a diffusion front between the Sn and Cu layers moves in a direction toward the Cu layer as initially deposited, such that any remaining Cu layer or any voids formed during the diffusion are at an upper region of the formed Cu3Sn interconnect in the via hole, thereby allowing such voids or remaining material to be easily removed. Interconnexion électrique de Cu3Sn et son procédé de fabrication dans un dispositif électrique, par exemple pour une intégration 3D de liaison hybride du dispositif électrique avec un ou plusieurs autres dispositifs électriques. Le procédé de formation de l'interconnexion électrique de Cu3Sn consiste : à déposer une couche de Sn dans le trou d'interconnexion ; à déposer une couche de Cu au-dessus de et en contact avec la couche de Sn ; et à chauffer la couche de Sn et la couche de Cu de telle sorte que les couches de Sn et de Cu se diffusent ensemble afin de former une interconnexion de Cu3Sn dans le trou d'interconnexion. Pendant le chauffage, un front de diffusion entre les couches de Sn et de Cu se déplace dans une direction vers la couche de Cu telle qu'initialement déposée, de telle sorte que toute couche de Cu restante ou tout vide formé pendant la diffusion se trouve au niveau d'une région supérieure de l'interconnexion de Cu3Sn formée dans le trou d'interconnexion, ce qui permet de retirer facilement ces vides ou ce matériau restant.</description><language>eng ; fre</language><subject>BASIC ELECTRIC ELEMENTS ; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR ; ELECTRICITY ; SEMICONDUCTOR DEVICES</subject><creationdate>2021</creationdate><oa>free_for_read</oa><woscitedreferencessubscribed>false</woscitedreferencessubscribed></display><links><openurl>$$Topenurl_article</openurl><openurlfulltext>$$Topenurlfull_article</openurlfulltext><thumbnail>$$Tsyndetics_thumb_exl</thumbnail><linktohtml>$$Uhttps://worldwide.espacenet.com/publicationDetails/biblio?FT=D&amp;date=20210902&amp;DB=EPODOC&amp;CC=WO&amp;NR=2021173788A1$$EHTML$$P50$$Gepo$$Hfree_for_read</linktohtml><link.rule.ids>230,308,780,885,25564,76547</link.rule.ids><linktorsrc>$$Uhttps://worldwide.espacenet.com/publicationDetails/biblio?FT=D&amp;date=20210902&amp;DB=EPODOC&amp;CC=WO&amp;NR=2021173788A1$$EView_record_in_European_Patent_Office$$FView_record_in_$$GEuropean_Patent_Office$$Hfree_for_read</linktorsrc></links><search><creatorcontrib>DRAB, John J</creatorcontrib><creatorcontrib>WALKER, Faye</creatorcontrib><creatorcontrib>CLARKE, Andrew</creatorcontrib><title>CU3SN VIA METALLIZATION IN ELECTRICAL DEVICES FOR LOW-TEMPERATURE 3D-INTEGRATION</title><description>A Cu3Sn electrical interconnect and method of making same in an electrical device, such as for hybrid bond 3D-integration of the electrical device with one or more other electrical devices. The method of forming the Cu3Sn electrical interconnect includes: depositing a Sn layer in the via hole; depositing a Cu layer atop and in contact with the Sn layer; and heating the Sn layer and the Cu layer such that the Sn and Cu layers diffuse together to form a Cu3Sn interconnect in the via hole. During the heating, a diffusion front between the Sn and Cu layers moves in a direction toward the Cu layer as initially deposited, such that any remaining Cu layer or any voids formed during the diffusion are at an upper region of the formed Cu3Sn interconnect in the via hole, thereby allowing such voids or remaining material to be easily removed. Interconnexion électrique de Cu3Sn et son procédé de fabrication dans un dispositif électrique, par exemple pour une intégration 3D de liaison hybride du dispositif électrique avec un ou plusieurs autres dispositifs électriques. Le procédé de formation de l'interconnexion électrique de Cu3Sn consiste : à déposer une couche de Sn dans le trou d'interconnexion ; à déposer une couche de Cu au-dessus de et en contact avec la couche de Sn ; et à chauffer la couche de Sn et la couche de Cu de telle sorte que les couches de Sn et de Cu se diffusent ensemble afin de former une interconnexion de Cu3Sn dans le trou d'interconnexion. Pendant le chauffage, un front de diffusion entre les couches de Sn et de Cu se déplace dans une direction vers la couche de Cu telle qu'initialement déposée, de telle sorte que toute couche de Cu restante ou tout vide formé pendant la diffusion se trouve au niveau d'une région supérieure de l'interconnexion de Cu3Sn formée dans le trou d'interconnexion, ce qui permet de retirer facilement ces vides ou ce matériau restant.</description><subject>BASIC ELECTRIC ELEMENTS</subject><subject>ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR</subject><subject>ELECTRICITY</subject><subject>SEMICONDUCTOR DEVICES</subject><fulltext>true</fulltext><rsrctype>patent</rsrctype><creationdate>2021</creationdate><recordtype>patent</recordtype><sourceid>EVB</sourceid><recordid>eNqNy7EKwjAQgOEuDqK-w4FzwDRDux7pVQ_SpKTXFlxKkTiJFur7I4gP4PQv37_NWtubzsPACA0JOsdXFA4e2AM5shLZooOKBrbUQR0iuDAqoaaliNJHAlMp9kLn-B332eY-P9Z0-HWXHWsSe1FpeU1pXeZbeqb3NIb8lGtdmKIsUZv_1ActATAM</recordid><startdate>20210902</startdate><enddate>20210902</enddate><creator>DRAB, John J</creator><creator>WALKER, Faye</creator><creator>CLARKE, Andrew</creator><scope>EVB</scope></search><sort><creationdate>20210902</creationdate><title>CU3SN VIA METALLIZATION IN ELECTRICAL DEVICES FOR LOW-TEMPERATURE 3D-INTEGRATION</title><author>DRAB, John J ; WALKER, Faye ; CLARKE, Andrew</author></sort><facets><frbrtype>5</frbrtype><frbrgroupid>cdi_FETCH-epo_espacenet_WO2021173788A13</frbrgroupid><rsrctype>patents</rsrctype><prefilter>patents</prefilter><language>eng ; fre</language><creationdate>2021</creationdate><topic>BASIC ELECTRIC ELEMENTS</topic><topic>ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR</topic><topic>ELECTRICITY</topic><topic>SEMICONDUCTOR DEVICES</topic><toplevel>online_resources</toplevel><creatorcontrib>DRAB, John J</creatorcontrib><creatorcontrib>WALKER, Faye</creatorcontrib><creatorcontrib>CLARKE, Andrew</creatorcontrib><collection>esp@cenet</collection></facets><delivery><delcategory>Remote Search Resource</delcategory><fulltext>fulltext_linktorsrc</fulltext></delivery><addata><au>DRAB, John J</au><au>WALKER, Faye</au><au>CLARKE, Andrew</au><format>patent</format><genre>patent</genre><ristype>GEN</ristype><title>CU3SN VIA METALLIZATION IN ELECTRICAL DEVICES FOR LOW-TEMPERATURE 3D-INTEGRATION</title><date>2021-09-02</date><risdate>2021</risdate><abstract>A Cu3Sn electrical interconnect and method of making same in an electrical device, such as for hybrid bond 3D-integration of the electrical device with one or more other electrical devices. The method of forming the Cu3Sn electrical interconnect includes: depositing a Sn layer in the via hole; depositing a Cu layer atop and in contact with the Sn layer; and heating the Sn layer and the Cu layer such that the Sn and Cu layers diffuse together to form a Cu3Sn interconnect in the via hole. During the heating, a diffusion front between the Sn and Cu layers moves in a direction toward the Cu layer as initially deposited, such that any remaining Cu layer or any voids formed during the diffusion are at an upper region of the formed Cu3Sn interconnect in the via hole, thereby allowing such voids or remaining material to be easily removed. Interconnexion électrique de Cu3Sn et son procédé de fabrication dans un dispositif électrique, par exemple pour une intégration 3D de liaison hybride du dispositif électrique avec un ou plusieurs autres dispositifs électriques. Le procédé de formation de l'interconnexion électrique de Cu3Sn consiste : à déposer une couche de Sn dans le trou d'interconnexion ; à déposer une couche de Cu au-dessus de et en contact avec la couche de Sn ; et à chauffer la couche de Sn et la couche de Cu de telle sorte que les couches de Sn et de Cu se diffusent ensemble afin de former une interconnexion de Cu3Sn dans le trou d'interconnexion. Pendant le chauffage, un front de diffusion entre les couches de Sn et de Cu se déplace dans une direction vers la couche de Cu telle qu'initialement déposée, de telle sorte que toute couche de Cu restante ou tout vide formé pendant la diffusion se trouve au niveau d'une région supérieure de l'interconnexion de Cu3Sn formée dans le trou d'interconnexion, ce qui permet de retirer facilement ces vides ou ce matériau restant.</abstract><oa>free_for_read</oa></addata></record>
fulltext fulltext_linktorsrc
identifier
ispartof
issn
language eng ; fre
recordid cdi_epo_espacenet_WO2021173788A1
source esp@cenet
subjects BASIC ELECTRIC ELEMENTS
ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
ELECTRICITY
SEMICONDUCTOR DEVICES
title CU3SN VIA METALLIZATION IN ELECTRICAL DEVICES FOR LOW-TEMPERATURE 3D-INTEGRATION
url https://sfx.bib-bvb.de/sfx_tum?ctx_ver=Z39.88-2004&ctx_enc=info:ofi/enc:UTF-8&ctx_tim=2024-12-19T16%3A22%3A21IST&url_ver=Z39.88-2004&url_ctx_fmt=infofi/fmt:kev:mtx:ctx&rfr_id=info:sid/primo.exlibrisgroup.com:primo3-Article-epo_EVB&rft_val_fmt=info:ofi/fmt:kev:mtx:patent&rft.genre=patent&rft.au=DRAB,%20John%20J&rft.date=2021-09-02&rft_id=info:doi/&rft_dat=%3Cepo_EVB%3EWO2021173788A1%3C/epo_EVB%3E%3Curl%3E%3C/url%3E&disable_directlink=true&sfx.directlink=off&sfx.report_link=0&rft_id=info:oai/&rft_id=info:pmid/&rfr_iscdi=true