I3C READ FROM LONG LATENCY DEVICES

Systems, methods, and apparatus are described. An apparatus provides a clock signal, transmits an address on a second line of the serial bus followed by a read/write bit configured to initiate a read transaction, and delays a pulse in the clock signal after transmitting the read/write bit. The pulse may be delayed for a first duration configured to accommodate a latency associated with a first slave device that is a participant in the read transaction. The apparatus may receive an acknowledgement from the first slave device while the pulse is being transmitted and may receive a first data byte from the first slave device after receiving the acknowledgment. The apparatus may stall the clock signal for a second duration after receiving the first data byte from the first slave device, and receive a second data byte from the first slave device after the acknowledgment. L'invention concerne des systèmes, des procédés et des appareils. Un appareil fournit un signal d'horloge, transmet une adresse sur une seconde ligne du bus série suivie d'un bit de lecture/d'écriture, conçu pour lancer une transaction de lecture, et retarde une impulsion dans le signal d'horloge après émission du bit de lecture/écriture. L'impulsion peut être retardée pendant une première durée conçue pour inclure un temps de latence associé à un premier dispositif esclave participant à la transaction de lecture. L'appareil peut recevoir un accusé de réception du premier dispositif esclave, l'impulsion étant émise et pouvant recevoir un premier octet de données provenant du premier dispositif esclave après réception de l'accusé de réception. L'appareil peut arrêter le signal d'horloge pendant une seconde durée après réception du premier octet de données du premier dispositif esclave et recevoir un second octet de données du premier dispositif esclave après l'accusé de réception.