INTEGRATED CIRCUIT PACKAGE WITH INTEGRATED VOLTAGE REGULATOR

INTEGRATED CIRCUIT PACKAGE WITH INTEGRATED VOLTAGE REGULATOR

Various semiconductor chip devices and methods of making the same are disclosed. In one aspect, an apparatus is provided that includes a first redistribution layer (RDL) structure (172) having a first plurality of conductor traces (l65d, l65e), a first molding layer (120) on the first RDL structure,...

Ausführliche Beschreibung

Gespeichert in:
Bibliographische Detailangaben
Hauptverfasser: CHENG, Chia-hao, BHAGAVAT, Milind, AGARWAL, Rahul
Format: Patent
Sprache:eng ; fre
Schlagworte:
BASIC ELECTRIC ELEMENTS
ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
ELECTRICITY
SEMICONDUCTOR DEVICES
Online-Zugang:Volltext bestellen
Tags: Tag hinzufügen
Keine Tags, Fügen Sie den ersten Tag hinzu!
container_end_page
container_issue
container_start_page
container_title
container_volume
creator CHENG, Chia-hao
BHAGAVAT, Milind
AGARWAL, Rahul
description Various semiconductor chip devices and methods of making the same are disclosed. In one aspect, an apparatus is provided that includes a first redistribution layer (RDL) structure (172) having a first plurality of conductor traces (l65d, l65e), a first molding layer (120) on the first RDL structure, plural conductive pillars (205a, 205b) in the first molding layer, each of the conductive pillars including a first end and a second end, a second RDL structure (115) on the first molding layer, the second RDL structure having a second plurality of conductor traces (l65a, 165b), and wherein some of the conductive pillars (205b, 205c) are electrically connected between some of the first plurality of conductor traces and some of the second plurality of conductor traces to provide a first inductor coil. La présente invention concerne divers dispositifs à puce à semi-conducteur et leurs procédés de fabrication. Selon un aspect, l'invention concerne un appareil qui comprend une première structure (172) de couche de redistribution (RDL) ayant une première pluralité de traces conductrices (l65d, l65e), une première couche de moulage (120) sur la première structure RDL, plusieurs piliers conducteurs (205a, 205b) dans la première couche de moulage, chacun des piliers conducteurs comprenant une première extrémité et une seconde extrémité, une seconde structure RDL (115) sur la première couche de moulage, la seconde structure RDL ayant une seconde pluralité de traces conductrices (l65a, 165b), et certains des piliers conducteurs (205b, 205c) sont électriquement connectés entre une partie de la première pluralité de traces conductrices et une partie de la seconde pluralité de traces conductrices pour fournir une première bobine d'induction.
format Patent
fullrecord <record><control><sourceid>epo_EVB</sourceid><recordid>TN_cdi_epo_espacenet_WO2020197643A1</recordid><sourceformat>XML</sourceformat><sourcesystem>PC</sourcesystem><sourcerecordid>WO2020197643A1</sourcerecordid><originalsourceid>FETCH-epo_espacenet_WO2020197643A13</originalsourceid><addsrcrecordid>eNrjZLDx9AtxdQ9yDHF1UXD2DHIO9QxRCHB09nZ0d1UI9wzxUECSD_P3CQGJB7m6h_o4hvgH8TCwpiXmFKfyQmluBmU31xBnD93Ugvz41OKCxOTUvNSS-HB_IwMjA0NLczMTY0dDY-JUAQC8cSqn</addsrcrecordid><sourcetype>Open Access Repository</sourcetype><iscdi>true</iscdi><recordtype>patent</recordtype></control><display><type>patent</type><title>INTEGRATED CIRCUIT PACKAGE WITH INTEGRATED VOLTAGE REGULATOR</title><source>esp@cenet</source><creator>CHENG, Chia-hao ; BHAGAVAT, Milind ; AGARWAL, Rahul</creator><creatorcontrib>CHENG, Chia-hao ; BHAGAVAT, Milind ; AGARWAL, Rahul</creatorcontrib><description>Various semiconductor chip devices and methods of making the same are disclosed. In one aspect, an apparatus is provided that includes a first redistribution layer (RDL) structure (172) having a first plurality of conductor traces (l65d, l65e), a first molding layer (120) on the first RDL structure, plural conductive pillars (205a, 205b) in the first molding layer, each of the conductive pillars including a first end and a second end, a second RDL structure (115) on the first molding layer, the second RDL structure having a second plurality of conductor traces (l65a, 165b), and wherein some of the conductive pillars (205b, 205c) are electrically connected between some of the first plurality of conductor traces and some of the second plurality of conductor traces to provide a first inductor coil. La présente invention concerne divers dispositifs à puce à semi-conducteur et leurs procédés de fabrication. Selon un aspect, l'invention concerne un appareil qui comprend une première structure (172) de couche de redistribution (RDL) ayant une première pluralité de traces conductrices (l65d, l65e), une première couche de moulage (120) sur la première structure RDL, plusieurs piliers conducteurs (205a, 205b) dans la première couche de moulage, chacun des piliers conducteurs comprenant une première extrémité et une seconde extrémité, une seconde structure RDL (115) sur la première couche de moulage, la seconde structure RDL ayant une seconde pluralité de traces conductrices (l65a, 165b), et certains des piliers conducteurs (205b, 205c) sont électriquement connectés entre une partie de la première pluralité de traces conductrices et une partie de la seconde pluralité de traces conductrices pour fournir une première bobine d'induction.</description><language>eng ; fre</language><subject>BASIC ELECTRIC ELEMENTS ; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR ; ELECTRICITY ; SEMICONDUCTOR DEVICES</subject><creationdate>2020</creationdate><oa>free_for_read</oa><woscitedreferencessubscribed>false</woscitedreferencessubscribed></display><links><openurl>$$Topenurl_article</openurl><openurlfulltext>$$Topenurlfull_article</openurlfulltext><thumbnail>$$Tsyndetics_thumb_exl</thumbnail><linktohtml>$$Uhttps://worldwide.espacenet.com/publicationDetails/biblio?FT=D&amp;date=20201001&amp;DB=EPODOC&amp;CC=WO&amp;NR=2020197643A1$$EHTML$$P50$$Gepo$$Hfree_for_read</linktohtml><link.rule.ids>230,308,776,881,25543,76293</link.rule.ids><linktorsrc>$$Uhttps://worldwide.espacenet.com/publicationDetails/biblio?FT=D&amp;date=20201001&amp;DB=EPODOC&amp;CC=WO&amp;NR=2020197643A1$$EView_record_in_European_Patent_Office$$FView_record_in_$$GEuropean_Patent_Office$$Hfree_for_read</linktorsrc></links><search><creatorcontrib>CHENG, Chia-hao</creatorcontrib><creatorcontrib>BHAGAVAT, Milind</creatorcontrib><creatorcontrib>AGARWAL, Rahul</creatorcontrib><title>INTEGRATED CIRCUIT PACKAGE WITH INTEGRATED VOLTAGE REGULATOR</title><description>Various semiconductor chip devices and methods of making the same are disclosed. In one aspect, an apparatus is provided that includes a first redistribution layer (RDL) structure (172) having a first plurality of conductor traces (l65d, l65e), a first molding layer (120) on the first RDL structure, plural conductive pillars (205a, 205b) in the first molding layer, each of the conductive pillars including a first end and a second end, a second RDL structure (115) on the first molding layer, the second RDL structure having a second plurality of conductor traces (l65a, 165b), and wherein some of the conductive pillars (205b, 205c) are electrically connected between some of the first plurality of conductor traces and some of the second plurality of conductor traces to provide a first inductor coil. La présente invention concerne divers dispositifs à puce à semi-conducteur et leurs procédés de fabrication. Selon un aspect, l'invention concerne un appareil qui comprend une première structure (172) de couche de redistribution (RDL) ayant une première pluralité de traces conductrices (l65d, l65e), une première couche de moulage (120) sur la première structure RDL, plusieurs piliers conducteurs (205a, 205b) dans la première couche de moulage, chacun des piliers conducteurs comprenant une première extrémité et une seconde extrémité, une seconde structure RDL (115) sur la première couche de moulage, la seconde structure RDL ayant une seconde pluralité de traces conductrices (l65a, 165b), et certains des piliers conducteurs (205b, 205c) sont électriquement connectés entre une partie de la première pluralité de traces conductrices et une partie de la seconde pluralité de traces conductrices pour fournir une première bobine d'induction.</description><subject>BASIC ELECTRIC ELEMENTS</subject><subject>ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR</subject><subject>ELECTRICITY</subject><subject>SEMICONDUCTOR DEVICES</subject><fulltext>true</fulltext><rsrctype>patent</rsrctype><creationdate>2020</creationdate><recordtype>patent</recordtype><sourceid>EVB</sourceid><recordid>eNrjZLDx9AtxdQ9yDHF1UXD2DHIO9QxRCHB09nZ0d1UI9wzxUECSD_P3CQGJB7m6h_o4hvgH8TCwpiXmFKfyQmluBmU31xBnD93Ugvz41OKCxOTUvNSS-HB_IwMjA0NLczMTY0dDY-JUAQC8cSqn</recordid><startdate>20201001</startdate><enddate>20201001</enddate><creator>CHENG, Chia-hao</creator><creator>BHAGAVAT, Milind</creator><creator>AGARWAL, Rahul</creator><scope>EVB</scope></search><sort><creationdate>20201001</creationdate><title>INTEGRATED CIRCUIT PACKAGE WITH INTEGRATED VOLTAGE REGULATOR</title><author>CHENG, Chia-hao ; BHAGAVAT, Milind ; AGARWAL, Rahul</author></sort><facets><frbrtype>5</frbrtype><frbrgroupid>cdi_FETCH-epo_espacenet_WO2020197643A13</frbrgroupid><rsrctype>patents</rsrctype><prefilter>patents</prefilter><language>eng ; fre</language><creationdate>2020</creationdate><topic>BASIC ELECTRIC ELEMENTS</topic><topic>ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR</topic><topic>ELECTRICITY</topic><topic>SEMICONDUCTOR DEVICES</topic><toplevel>online_resources</toplevel><creatorcontrib>CHENG, Chia-hao</creatorcontrib><creatorcontrib>BHAGAVAT, Milind</creatorcontrib><creatorcontrib>AGARWAL, Rahul</creatorcontrib><collection>esp@cenet</collection></facets><delivery><delcategory>Remote Search Resource</delcategory><fulltext>fulltext_linktorsrc</fulltext></delivery><addata><au>CHENG, Chia-hao</au><au>BHAGAVAT, Milind</au><au>AGARWAL, Rahul</au><format>patent</format><genre>patent</genre><ristype>GEN</ristype><title>INTEGRATED CIRCUIT PACKAGE WITH INTEGRATED VOLTAGE REGULATOR</title><date>2020-10-01</date><risdate>2020</risdate><abstract>Various semiconductor chip devices and methods of making the same are disclosed. In one aspect, an apparatus is provided that includes a first redistribution layer (RDL) structure (172) having a first plurality of conductor traces (l65d, l65e), a first molding layer (120) on the first RDL structure, plural conductive pillars (205a, 205b) in the first molding layer, each of the conductive pillars including a first end and a second end, a second RDL structure (115) on the first molding layer, the second RDL structure having a second plurality of conductor traces (l65a, 165b), and wherein some of the conductive pillars (205b, 205c) are electrically connected between some of the first plurality of conductor traces and some of the second plurality of conductor traces to provide a first inductor coil. La présente invention concerne divers dispositifs à puce à semi-conducteur et leurs procédés de fabrication. Selon un aspect, l'invention concerne un appareil qui comprend une première structure (172) de couche de redistribution (RDL) ayant une première pluralité de traces conductrices (l65d, l65e), une première couche de moulage (120) sur la première structure RDL, plusieurs piliers conducteurs (205a, 205b) dans la première couche de moulage, chacun des piliers conducteurs comprenant une première extrémité et une seconde extrémité, une seconde structure RDL (115) sur la première couche de moulage, la seconde structure RDL ayant une seconde pluralité de traces conductrices (l65a, 165b), et certains des piliers conducteurs (205b, 205c) sont électriquement connectés entre une partie de la première pluralité de traces conductrices et une partie de la seconde pluralité de traces conductrices pour fournir une première bobine d'induction.</abstract><oa>free_for_read</oa></addata></record>
fulltext fulltext_linktorsrc
identifier
ispartof
issn
language eng ; fre
recordid cdi_epo_espacenet_WO2020197643A1
source esp@cenet
subjects BASIC ELECTRIC ELEMENTS
ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
ELECTRICITY
SEMICONDUCTOR DEVICES
title INTEGRATED CIRCUIT PACKAGE WITH INTEGRATED VOLTAGE REGULATOR
url https://sfx.bib-bvb.de/sfx_tum?ctx_ver=Z39.88-2004&ctx_enc=info:ofi/enc:UTF-8&ctx_tim=2025-01-24T13%3A25%3A36IST&url_ver=Z39.88-2004&url_ctx_fmt=infofi/fmt:kev:mtx:ctx&rfr_id=info:sid/primo.exlibrisgroup.com:primo3-Article-epo_EVB&rft_val_fmt=info:ofi/fmt:kev:mtx:patent&rft.genre=patent&rft.au=CHENG,%20Chia-hao&rft.date=2020-10-01&rft_id=info:doi/&rft_dat=%3Cepo_EVB%3EWO2020197643A1%3C/epo_EVB%3E%3Curl%3E%3C/url%3E&disable_directlink=true&sfx.directlink=off&sfx.report_link=0&rft_id=info:oai/&rft_id=info:pmid/&rfr_iscdi=true