COPROCESSORS WITH BYPASS OPTIMIZATION, VARIABLE GRID ARCHITECTURE, AND FUSED VECTOR OPERATIONS
In an embodiment, a coprocessor may include a bypass indication which identifies execution circuitry that is not used by a given processor instruction, and thus may be bypassed. The corresponding circuitry may be disabled during execution, preventing evaluation when the output of the circuitry will...
Gespeichert in:
Hauptverfasser: | , , , , , |
---|---|
Format: | Patent |
Sprache: | eng ; fre |
Schlagworte: | |
Online-Zugang: | Volltext bestellen |
Tags: |
Tag hinzufügen
Keine Tags, Fügen Sie den ersten Tag hinzu!
|
Zusammenfassung: | In an embodiment, a coprocessor may include a bypass indication which identifies execution circuitry that is not used by a given processor instruction, and thus may be bypassed. The corresponding circuitry may be disabled during execution, preventing evaluation when the output of the circuitry will not be used for the instruction. In another embodiment, the coprocessor may implement a grid of processing elements in rows and columns, where a given coprocessor instruction may specify an operation that causes up to all of the processing elements to operate on vectors of input operands to produce results. Implementations of the coprocessor may implement a portion of the processing elements. The coprocessor control circuitry may be designed to operate with the full grid or partial grid, reissuing instructions in the partial grid case to perform the requested operation. In still another embodiment, the coprocessor may be able to fuse vector mode operations.
Dans un mode de réalisation, un coprocesseur peut comprendre une indication de dérivation qui identifie un ensemble de circuits d'exécution qui n'est pas utilisé par une instruction de processeur donnée, et qui peut ainsi être contourné. L'ensemble de circuits correspondants peuvent être désactivés pendant l'exécution, ce qui empêche l'évaluation lorsque la sortie des circuits n'est pas utilisée pour l'instruction. Dans un autre mode de réalisation, le coprocesseur peut mettre en oeuvre une grille d'éléments de traitement en rangées et en colonnes, une instruction de coprocesseur donnée pouvant préciser une opération qui entraîne jusqu'à tous les éléments de traitement à fonctionner sur des vecteurs d'opérandes d'entrée pour produire des résultats. Des mises en oeuvre du coprocesseur peuvent mettre en oeuvre une partie des éléments de traitement. L'ensemble de circuits de commande de coprocesseur peut être conçu pour fonctionner avec la grille complète ou partielle, réémettre des instructions dans le cas de la grille partielle afin d'effectuer l'opération demandée. Dans un autre mode de réalisation encore, le coprocesseur peut être capable de fusionner des opérations en mode vectoriel. |
---|