RQL MAJORITY GATES, AND GATES, AND OR GATES

A reciprocal quantum logic (RQL) gate circuit has an input stage having logical inputs asserted based on receiving positive single flux quantum (SFQ) pulses and an amplifying output stage comprising a JTL to deliver an output signal. The input stage includes two or more storage loops, at least two b...

Ausführliche Beschreibung

Gespeichert in:
Bibliographische Detailangaben
Hauptverfasser: HARMS, David Christopher, BRAUN, Alexander L
Format: Patent
Sprache:eng ; fre
Schlagworte:
Online-Zugang:Volltext bestellen
Tags: Tag hinzufügen
Keine Tags, Fügen Sie den ersten Tag hinzu!
container_end_page
container_issue
container_start_page
container_title
container_volume
creator HARMS, David Christopher
BRAUN, Alexander L
description A reciprocal quantum logic (RQL) gate circuit has an input stage having logical inputs asserted based on receiving positive single flux quantum (SFQ) pulses and an amplifying output stage comprising a JTL to deliver an output signal. The input stage includes two or more storage loops, at least two being associated each with a logical input, each comprising an input Josephson junction (JJ), a storage inductor, and a logical decision JJ, the logical decision JJ being common to all the storage loops associated with the logical inputs and being configured to trigger based on biasing provided by one or more currents stored in the storage loops and a bias signal provided to the circuit. The output stage asserts an output based on the triggering of the logical decision JJ. La présente invention concerne un circuit de porte à logique quantique inverse (RQL) qui possède un étage d'entrée comprenant des entrées logiques affirmées en fonction de la réception d'impulsions positives quantiques à flux unique (SFQ) et un étage de sortie d'amplification comprenant une JTL de manière à délivrer un signal de sortie. L'étage d'entrée comprend deux boucles de stockage ou plus, au moins deux boucles desdites boucles étant chacune associée à une entrée logique, comprenant chacune une jonction Josephson (JSET) d'entrée, une inductance de stockage et une JSET de décision logique, la JSET de décision logique étant commune à toutes les boucles de stockage associées aux entrées logiques et étant configurée pour se déclencher en fonction d'une polarisation fournie par un ou plusieurs courants stockés dans les boucles de stockage et d'un signal de polarisation appliqué au circuit. L'étage de sortie affirme une sortie en fonction du déclenchement de la JSET de décision logique.
format Patent
fullrecord <record><control><sourceid>epo_EVB</sourceid><recordid>TN_cdi_epo_espacenet_WO2019152280A1</recordid><sourceformat>XML</sourceformat><sourcesystem>PC</sourcesystem><sourcerecordid>WO2019152280A1</sourcerecordid><originalsourceid>FETCH-epo_espacenet_WO2019152280A13</originalsourceid><addsrcrecordid>eNrjZNAOCvRR8HX08g_yDIlUcHcMcQ3WUXD0c0Fm-gdBeDwMrGmJOcWpvFCam0HZzTXE2UM3tSA_PrW4IDE5NS-1JD7c38jA0NLQ1MjIwsDR0Jg4VQDHUSU3</addsrcrecordid><sourcetype>Open Access Repository</sourcetype><iscdi>true</iscdi><recordtype>patent</recordtype></control><display><type>patent</type><title>RQL MAJORITY GATES, AND GATES, AND OR GATES</title><source>esp@cenet</source><creator>HARMS, David Christopher ; BRAUN, Alexander L</creator><creatorcontrib>HARMS, David Christopher ; BRAUN, Alexander L</creatorcontrib><description>A reciprocal quantum logic (RQL) gate circuit has an input stage having logical inputs asserted based on receiving positive single flux quantum (SFQ) pulses and an amplifying output stage comprising a JTL to deliver an output signal. The input stage includes two or more storage loops, at least two being associated each with a logical input, each comprising an input Josephson junction (JJ), a storage inductor, and a logical decision JJ, the logical decision JJ being common to all the storage loops associated with the logical inputs and being configured to trigger based on biasing provided by one or more currents stored in the storage loops and a bias signal provided to the circuit. The output stage asserts an output based on the triggering of the logical decision JJ. La présente invention concerne un circuit de porte à logique quantique inverse (RQL) qui possède un étage d'entrée comprenant des entrées logiques affirmées en fonction de la réception d'impulsions positives quantiques à flux unique (SFQ) et un étage de sortie d'amplification comprenant une JTL de manière à délivrer un signal de sortie. L'étage d'entrée comprend deux boucles de stockage ou plus, au moins deux boucles desdites boucles étant chacune associée à une entrée logique, comprenant chacune une jonction Josephson (JSET) d'entrée, une inductance de stockage et une JSET de décision logique, la JSET de décision logique étant commune à toutes les boucles de stockage associées aux entrées logiques et étant configurée pour se déclencher en fonction d'une polarisation fournie par un ou plusieurs courants stockés dans les boucles de stockage et d'un signal de polarisation appliqué au circuit. L'étage de sortie affirme une sortie en fonction du déclenchement de la JSET de décision logique.</description><language>eng ; fre</language><subject>BASIC ELECTRONIC CIRCUITRY ; ELECTRICITY ; PULSE TECHNIQUE</subject><creationdate>2019</creationdate><oa>free_for_read</oa><woscitedreferencessubscribed>false</woscitedreferencessubscribed></display><links><openurl>$$Topenurl_article</openurl><openurlfulltext>$$Topenurlfull_article</openurlfulltext><thumbnail>$$Tsyndetics_thumb_exl</thumbnail><linktohtml>$$Uhttps://worldwide.espacenet.com/publicationDetails/biblio?FT=D&amp;date=20190808&amp;DB=EPODOC&amp;CC=WO&amp;NR=2019152280A1$$EHTML$$P50$$Gepo$$Hfree_for_read</linktohtml><link.rule.ids>230,308,776,881,25542,76289</link.rule.ids><linktorsrc>$$Uhttps://worldwide.espacenet.com/publicationDetails/biblio?FT=D&amp;date=20190808&amp;DB=EPODOC&amp;CC=WO&amp;NR=2019152280A1$$EView_record_in_European_Patent_Office$$FView_record_in_$$GEuropean_Patent_Office$$Hfree_for_read</linktorsrc></links><search><creatorcontrib>HARMS, David Christopher</creatorcontrib><creatorcontrib>BRAUN, Alexander L</creatorcontrib><title>RQL MAJORITY GATES, AND GATES, AND OR GATES</title><description>A reciprocal quantum logic (RQL) gate circuit has an input stage having logical inputs asserted based on receiving positive single flux quantum (SFQ) pulses and an amplifying output stage comprising a JTL to deliver an output signal. The input stage includes two or more storage loops, at least two being associated each with a logical input, each comprising an input Josephson junction (JJ), a storage inductor, and a logical decision JJ, the logical decision JJ being common to all the storage loops associated with the logical inputs and being configured to trigger based on biasing provided by one or more currents stored in the storage loops and a bias signal provided to the circuit. The output stage asserts an output based on the triggering of the logical decision JJ. La présente invention concerne un circuit de porte à logique quantique inverse (RQL) qui possède un étage d'entrée comprenant des entrées logiques affirmées en fonction de la réception d'impulsions positives quantiques à flux unique (SFQ) et un étage de sortie d'amplification comprenant une JTL de manière à délivrer un signal de sortie. L'étage d'entrée comprend deux boucles de stockage ou plus, au moins deux boucles desdites boucles étant chacune associée à une entrée logique, comprenant chacune une jonction Josephson (JSET) d'entrée, une inductance de stockage et une JSET de décision logique, la JSET de décision logique étant commune à toutes les boucles de stockage associées aux entrées logiques et étant configurée pour se déclencher en fonction d'une polarisation fournie par un ou plusieurs courants stockés dans les boucles de stockage et d'un signal de polarisation appliqué au circuit. L'étage de sortie affirme une sortie en fonction du déclenchement de la JSET de décision logique.</description><subject>BASIC ELECTRONIC CIRCUITRY</subject><subject>ELECTRICITY</subject><subject>PULSE TECHNIQUE</subject><fulltext>true</fulltext><rsrctype>patent</rsrctype><creationdate>2019</creationdate><recordtype>patent</recordtype><sourceid>EVB</sourceid><recordid>eNrjZNAOCvRR8HX08g_yDIlUcHcMcQ3WUXD0c0Fm-gdBeDwMrGmJOcWpvFCam0HZzTXE2UM3tSA_PrW4IDE5NS-1JD7c38jA0NLQ1MjIwsDR0Jg4VQDHUSU3</recordid><startdate>20190808</startdate><enddate>20190808</enddate><creator>HARMS, David Christopher</creator><creator>BRAUN, Alexander L</creator><scope>EVB</scope></search><sort><creationdate>20190808</creationdate><title>RQL MAJORITY GATES, AND GATES, AND OR GATES</title><author>HARMS, David Christopher ; BRAUN, Alexander L</author></sort><facets><frbrtype>5</frbrtype><frbrgroupid>cdi_FETCH-epo_espacenet_WO2019152280A13</frbrgroupid><rsrctype>patents</rsrctype><prefilter>patents</prefilter><language>eng ; fre</language><creationdate>2019</creationdate><topic>BASIC ELECTRONIC CIRCUITRY</topic><topic>ELECTRICITY</topic><topic>PULSE TECHNIQUE</topic><toplevel>online_resources</toplevel><creatorcontrib>HARMS, David Christopher</creatorcontrib><creatorcontrib>BRAUN, Alexander L</creatorcontrib><collection>esp@cenet</collection></facets><delivery><delcategory>Remote Search Resource</delcategory><fulltext>fulltext_linktorsrc</fulltext></delivery><addata><au>HARMS, David Christopher</au><au>BRAUN, Alexander L</au><format>patent</format><genre>patent</genre><ristype>GEN</ristype><title>RQL MAJORITY GATES, AND GATES, AND OR GATES</title><date>2019-08-08</date><risdate>2019</risdate><abstract>A reciprocal quantum logic (RQL) gate circuit has an input stage having logical inputs asserted based on receiving positive single flux quantum (SFQ) pulses and an amplifying output stage comprising a JTL to deliver an output signal. The input stage includes two or more storage loops, at least two being associated each with a logical input, each comprising an input Josephson junction (JJ), a storage inductor, and a logical decision JJ, the logical decision JJ being common to all the storage loops associated with the logical inputs and being configured to trigger based on biasing provided by one or more currents stored in the storage loops and a bias signal provided to the circuit. The output stage asserts an output based on the triggering of the logical decision JJ. La présente invention concerne un circuit de porte à logique quantique inverse (RQL) qui possède un étage d'entrée comprenant des entrées logiques affirmées en fonction de la réception d'impulsions positives quantiques à flux unique (SFQ) et un étage de sortie d'amplification comprenant une JTL de manière à délivrer un signal de sortie. L'étage d'entrée comprend deux boucles de stockage ou plus, au moins deux boucles desdites boucles étant chacune associée à une entrée logique, comprenant chacune une jonction Josephson (JSET) d'entrée, une inductance de stockage et une JSET de décision logique, la JSET de décision logique étant commune à toutes les boucles de stockage associées aux entrées logiques et étant configurée pour se déclencher en fonction d'une polarisation fournie par un ou plusieurs courants stockés dans les boucles de stockage et d'un signal de polarisation appliqué au circuit. L'étage de sortie affirme une sortie en fonction du déclenchement de la JSET de décision logique.</abstract><oa>free_for_read</oa></addata></record>
fulltext fulltext_linktorsrc
identifier
ispartof
issn
language eng ; fre
recordid cdi_epo_espacenet_WO2019152280A1
source esp@cenet
subjects BASIC ELECTRONIC CIRCUITRY
ELECTRICITY
PULSE TECHNIQUE
title RQL MAJORITY GATES, AND GATES, AND OR GATES
url https://sfx.bib-bvb.de/sfx_tum?ctx_ver=Z39.88-2004&ctx_enc=info:ofi/enc:UTF-8&ctx_tim=2025-02-09T04%3A00%3A42IST&url_ver=Z39.88-2004&url_ctx_fmt=infofi/fmt:kev:mtx:ctx&rfr_id=info:sid/primo.exlibrisgroup.com:primo3-Article-epo_EVB&rft_val_fmt=info:ofi/fmt:kev:mtx:patent&rft.genre=patent&rft.au=HARMS,%20David%20Christopher&rft.date=2019-08-08&rft_id=info:doi/&rft_dat=%3Cepo_EVB%3EWO2019152280A1%3C/epo_EVB%3E%3Curl%3E%3C/url%3E&disable_directlink=true&sfx.directlink=off&sfx.report_link=0&rft_id=info:oai/&rft_id=info:pmid/&rfr_iscdi=true