METHOD AND APPARATUS FOR ENHANCED FPGA VALIDATION USING EMULATION

A method for modeling a field-programmable gate array (FPGA) for an emulator includes performing a validation process on an FPGA design to determine whether an FPGA emulator is able to emulate at least one component in the FPGA design; responsive to the FPGA emulator being unable to emulate the at least one component in the FPGA design, modifying the FPGA design by replacing the at least one component with at least one replacement component; executing a first simulation of the FPGA design to generate a first output; executing a second simulation of the modified FPGA design to generate a second output; and determining, with reference to the first output and the second output, that the FPGA design and the modified FPGA design are functionally equivalent. L'invention concerne un procédé de modélisation d'un circuit intégré prédiffusé programmable (FPGA) pour un émulateur, comprenant les étapes consistant à effectuer un processus de validation sur une conception de FPGA pour déterminer si un émulateur de FPGA est capable d'émuler au moins un composant de la conception de FPGA; en réaction à une incapacité de l'émulateur de FPGA à émuler le ou les composants de la conception de FPGA, à modifier la conception de FPGA en remplaçant le ou les composants par au moins un composant de remplacement; à exécuter une première simulation de la conception de FPGA pour générer une première sortie; à exécuter une seconde simulation de la conception modifiée de FPGA pour générer une seconde sortie; et à déterminer, en se référant à la première sortie et à la seconde sortie, que la conception de FPGA et la conception modifiée de FPGA sont fonctionnellement équivalentes.