PIPELINED ANALOG TO DIGITAL CONVERTER WITH AT LEAST THREE SAMPLE CHANNELS

A pipelined analog to digital converter wherein at least one stage comprises three or more sample channels. The at least one stage comprises an input sample circuit, a quantization circuit and an amplification circuit. The input sample circuit comprises three or more channels and each cycle one of the three channels samples the received analog signal. The quantization circuit receives the samples from the input sample circuit one cycle after they were generated, such that the quantization circuit receives a sample from one of the three or more channels each cycle, and quantizes each received sample into one or more bits of the digital word for that sample. The amplification circuit receives the samples from the input sample circuit two cycles after they were generated and the bits corresponding to that sample one cycle after they were generated, such that the amplification circuit receives a sample from one of the three or more channels and the corresponding bits from the quantization circuit (or an analog signal representing those bits) each cycle, and generates an amplified residue signal based thereon. Selon la présente invention, un convertisseur analogique-numérique en pipeline caractérisé par au moins un étage comprend au moins trois canaux d'échantillonnage. Lesdits étages comprennent un circuit d'échantillonnage d'entrée, un circuit de quantification et un circuit d'amplification. Le circuit d'échantillonnage d'entrée comprend au moins trois canaux et chaque cycle des trois canaux échantillonne le signal analogique reçu. Le circuit de quantification reçoit les échantillons d'un cycle du circuit d'échantillonnage d'entrée après qu'ils ont été générés, de telle sorte que le circuit de quantification reçoit un échantillon d'un desdits trois canaux à chaque cycle, et quantifie chaque échantillon reçu en un ou plusieurs bit(s) du mot numérique de cet échantillon. Le circuit d'amplification reçoit les échantillons de deux cycles du circuit d'échantillonnage d'entrée après qu'ils ont été générés et les bits correspondant à un cycle de cet échantillon après qu'ils ont été générés, de telle sorte que le circuit d'amplification reçoive un échantillon provenant de l'un des au moins trois canaux et des bits correspondants provenant de chaque cycle du circuit de quantification (ou d'un signal analogique représentant ces bits), et génère un signal résiduel amplifié sur la base de ce dernier.