MEMORY TYPE WHICH IS CACHEABLE YET INACCESSIBLE BY SPECULATIVE INSTRUCTIONS

An improved architectural means to address processor cache attacks based on speculative execution defines a new memory type that is both cacheable and inaccessible by speculation. Speculative execution cannot access and expose a memory location that is speculatively inaccessible. Such mechanisms can disqualify certain sensitive data from being exposed through speculative execution. Data which must be protected at a performance cost may be specifically marked. If the processor is told where secrets are stored in memory and is forbidden from speculating on those memory locations, then the processor will ensure the process trying to access those memory locations is privileged to access those locations before reading and caching them. Such countermeasure is effective against attacks that use speculative execution to leak secrets from a processor cache. L'invention concerne un moyen architectural amélioré servant à adresser des attaques de mémoire cache de processeur sur la base d'une exécution spéculative définissant un nouveau type de mémoire qui est à la fois antémémorisable et inaccessible par spéculation. L'exécution spéculative ne peut pas accéder à ni exposer un emplacement de mémoire qui est inaccessible de manière spéculative. De tels mécanismes peuvent exclure certaines données sensibles en termes d'exposition par exécution spéculative. Des données qui doivent être protégées aux dépens de la performance peuvent être marquées de manière spécifique. Si le processeur est informé de l'emplacement de stockage de secrets dans la mémoire et s'il n'est pas autorisé à spéculer sur ces emplacements dans la mémoire, le processeur vérifiera que le processus qui tente d'accéder à ces emplacements dans la mémoire est privilégié à des fins d'accès à ces emplacements avant la lecture et la mise en cache de ces secrets. Une telle contre-mesure est efficace contre des attaques qui utilisent l'exécution spéculative pour divulguer des secrets en provenance d'une mémoire cache de processeur.