FREQUENCY DIVIDER WITH SELECTABLE FREQUENCY AND DUTY CYCLE

A frequency divider system and method includes a split-divisor frequency divider module. The split-divisor frequency divider module receives a clock signal and generates an output signal based on a first divisor and a second divisor. The clock signal and output signal each have rectangular waveforms...

Ausführliche Beschreibung

Gespeichert in:
Bibliographische Detailangaben
1. Verfasser: GEISS, Richard
Format: Patent
Sprache:eng ; fre
Schlagworte:
Online-Zugang:Volltext bestellen
Tags: Tag hinzufügen
Keine Tags, Fügen Sie den ersten Tag hinzu!
container_end_page
container_issue
container_start_page
container_title
container_volume
creator GEISS, Richard
description A frequency divider system and method includes a split-divisor frequency divider module. The split-divisor frequency divider module receives a clock signal and generates an output signal based on a first divisor and a second divisor. The clock signal and output signal each have rectangular waveforms characterized by a respective frequency and pulse width. The frequency of the output signal is a selectable integer fraction of the frequency of the clock signal, the frequency of the output signal being selected based on a sum of the first and second divisors. The pulse width of the output signal is a selectable integer number of clock cycles, the pulse width of the output signal being selected based on at least one of the first divisor and the second divisor. L'invention concerne un système et un procédé de diviseur de fréquence faisant appel à un module diviseur de fréquence à diviseurs séparés. Le module diviseur de fréquence à diviseurs séparés reçoit un signal d'horloge et génère un signal de sortie sur la base d'un premier diviseur et d'un second diviseur. Le signal d'horloge et le signal de sortie ont chacun des formes d'onde rectangulaires caractérisées par une fréquence et une largeur d'impulsion respectives. La fréquence du signal de sortie est une fraction entière sélectionnable de la fréquence du signal d'horloge, la fréquence du signal de sortie étant sélectionnée sur la base d'une somme des premier et second diviseurs. La largeur d'impulsion du signal de sortie est un nombre entier sélectionnable de cycles d'horloge, la largeur d'impulsion du signal de sortie étant sélectionnée sur la base du premier diviseur et/ou du second diviseur.
format Patent
fullrecord <record><control><sourceid>epo_EVB</sourceid><recordid>TN_cdi_epo_espacenet_WO2018089121A3</recordid><sourceformat>XML</sourceformat><sourcesystem>PC</sourcesystem><sourcerecordid>WO2018089121A3</sourcerecordid><originalsourceid>FETCH-epo_espacenet_WO2018089121A33</originalsourceid><addsrcrecordid>eNrjZLByC3INDHX1c45UcPEM83RxDVII9wzxUAh29XF1DnF08nFVQKhw9HNRcAkNiVRwjnT2ceVhYE1LzClO5YXS3AzKbq4hzh66qQX58anFBYnJqXmpJfHh_kYGhhYGFpaGRoaOxsbEqQIAX5Qp-Q</addsrcrecordid><sourcetype>Open Access Repository</sourcetype><iscdi>true</iscdi><recordtype>patent</recordtype></control><display><type>patent</type><title>FREQUENCY DIVIDER WITH SELECTABLE FREQUENCY AND DUTY CYCLE</title><source>esp@cenet</source><creator>GEISS, Richard</creator><creatorcontrib>GEISS, Richard</creatorcontrib><description>A frequency divider system and method includes a split-divisor frequency divider module. The split-divisor frequency divider module receives a clock signal and generates an output signal based on a first divisor and a second divisor. The clock signal and output signal each have rectangular waveforms characterized by a respective frequency and pulse width. The frequency of the output signal is a selectable integer fraction of the frequency of the clock signal, the frequency of the output signal being selected based on a sum of the first and second divisors. The pulse width of the output signal is a selectable integer number of clock cycles, the pulse width of the output signal being selected based on at least one of the first divisor and the second divisor. L'invention concerne un système et un procédé de diviseur de fréquence faisant appel à un module diviseur de fréquence à diviseurs séparés. Le module diviseur de fréquence à diviseurs séparés reçoit un signal d'horloge et génère un signal de sortie sur la base d'un premier diviseur et d'un second diviseur. Le signal d'horloge et le signal de sortie ont chacun des formes d'onde rectangulaires caractérisées par une fréquence et une largeur d'impulsion respectives. La fréquence du signal de sortie est une fraction entière sélectionnable de la fréquence du signal d'horloge, la fréquence du signal de sortie étant sélectionnée sur la base d'une somme des premier et second diviseurs. La largeur d'impulsion du signal de sortie est un nombre entier sélectionnable de cycles d'horloge, la largeur d'impulsion du signal de sortie étant sélectionnée sur la base du premier diviseur et/ou du second diviseur.</description><language>eng ; fre</language><subject>AUTOMATIC CONTROL, STARTING, SYNCHRONISATION, OR STABILISATIONOF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES ; BASIC ELECTRONIC CIRCUITRY ; CALCULATING ; COMPUTING ; COUNTING ; ELECTRIC DIGITAL DATA PROCESSING ; ELECTRICITY ; PHYSICS ; PULSE TECHNIQUE</subject><creationdate>2019</creationdate><oa>free_for_read</oa><woscitedreferencessubscribed>false</woscitedreferencessubscribed></display><links><openurl>$$Topenurl_article</openurl><openurlfulltext>$$Topenurlfull_article</openurlfulltext><thumbnail>$$Tsyndetics_thumb_exl</thumbnail><linktohtml>$$Uhttps://worldwide.espacenet.com/publicationDetails/biblio?FT=D&amp;date=20190523&amp;DB=EPODOC&amp;CC=WO&amp;NR=2018089121A3$$EHTML$$P50$$Gepo$$Hfree_for_read</linktohtml><link.rule.ids>230,308,776,881,25542,76290</link.rule.ids><linktorsrc>$$Uhttps://worldwide.espacenet.com/publicationDetails/biblio?FT=D&amp;date=20190523&amp;DB=EPODOC&amp;CC=WO&amp;NR=2018089121A3$$EView_record_in_European_Patent_Office$$FView_record_in_$$GEuropean_Patent_Office$$Hfree_for_read</linktorsrc></links><search><creatorcontrib>GEISS, Richard</creatorcontrib><title>FREQUENCY DIVIDER WITH SELECTABLE FREQUENCY AND DUTY CYCLE</title><description>A frequency divider system and method includes a split-divisor frequency divider module. The split-divisor frequency divider module receives a clock signal and generates an output signal based on a first divisor and a second divisor. The clock signal and output signal each have rectangular waveforms characterized by a respective frequency and pulse width. The frequency of the output signal is a selectable integer fraction of the frequency of the clock signal, the frequency of the output signal being selected based on a sum of the first and second divisors. The pulse width of the output signal is a selectable integer number of clock cycles, the pulse width of the output signal being selected based on at least one of the first divisor and the second divisor. L'invention concerne un système et un procédé de diviseur de fréquence faisant appel à un module diviseur de fréquence à diviseurs séparés. Le module diviseur de fréquence à diviseurs séparés reçoit un signal d'horloge et génère un signal de sortie sur la base d'un premier diviseur et d'un second diviseur. Le signal d'horloge et le signal de sortie ont chacun des formes d'onde rectangulaires caractérisées par une fréquence et une largeur d'impulsion respectives. La fréquence du signal de sortie est une fraction entière sélectionnable de la fréquence du signal d'horloge, la fréquence du signal de sortie étant sélectionnée sur la base d'une somme des premier et second diviseurs. La largeur d'impulsion du signal de sortie est un nombre entier sélectionnable de cycles d'horloge, la largeur d'impulsion du signal de sortie étant sélectionnée sur la base du premier diviseur et/ou du second diviseur.</description><subject>AUTOMATIC CONTROL, STARTING, SYNCHRONISATION, OR STABILISATIONOF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES</subject><subject>BASIC ELECTRONIC CIRCUITRY</subject><subject>CALCULATING</subject><subject>COMPUTING</subject><subject>COUNTING</subject><subject>ELECTRIC DIGITAL DATA PROCESSING</subject><subject>ELECTRICITY</subject><subject>PHYSICS</subject><subject>PULSE TECHNIQUE</subject><fulltext>true</fulltext><rsrctype>patent</rsrctype><creationdate>2019</creationdate><recordtype>patent</recordtype><sourceid>EVB</sourceid><recordid>eNrjZLByC3INDHX1c45UcPEM83RxDVII9wzxUAh29XF1DnF08nFVQKhw9HNRcAkNiVRwjnT2ceVhYE1LzClO5YXS3AzKbq4hzh66qQX58anFBYnJqXmpJfHh_kYGhhYGFpaGRoaOxsbEqQIAX5Qp-Q</recordid><startdate>20190523</startdate><enddate>20190523</enddate><creator>GEISS, Richard</creator><scope>EVB</scope></search><sort><creationdate>20190523</creationdate><title>FREQUENCY DIVIDER WITH SELECTABLE FREQUENCY AND DUTY CYCLE</title><author>GEISS, Richard</author></sort><facets><frbrtype>5</frbrtype><frbrgroupid>cdi_FETCH-epo_espacenet_WO2018089121A33</frbrgroupid><rsrctype>patents</rsrctype><prefilter>patents</prefilter><language>eng ; fre</language><creationdate>2019</creationdate><topic>AUTOMATIC CONTROL, STARTING, SYNCHRONISATION, OR STABILISATIONOF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES</topic><topic>BASIC ELECTRONIC CIRCUITRY</topic><topic>CALCULATING</topic><topic>COMPUTING</topic><topic>COUNTING</topic><topic>ELECTRIC DIGITAL DATA PROCESSING</topic><topic>ELECTRICITY</topic><topic>PHYSICS</topic><topic>PULSE TECHNIQUE</topic><toplevel>online_resources</toplevel><creatorcontrib>GEISS, Richard</creatorcontrib><collection>esp@cenet</collection></facets><delivery><delcategory>Remote Search Resource</delcategory><fulltext>fulltext_linktorsrc</fulltext></delivery><addata><au>GEISS, Richard</au><format>patent</format><genre>patent</genre><ristype>GEN</ristype><title>FREQUENCY DIVIDER WITH SELECTABLE FREQUENCY AND DUTY CYCLE</title><date>2019-05-23</date><risdate>2019</risdate><abstract>A frequency divider system and method includes a split-divisor frequency divider module. The split-divisor frequency divider module receives a clock signal and generates an output signal based on a first divisor and a second divisor. The clock signal and output signal each have rectangular waveforms characterized by a respective frequency and pulse width. The frequency of the output signal is a selectable integer fraction of the frequency of the clock signal, the frequency of the output signal being selected based on a sum of the first and second divisors. The pulse width of the output signal is a selectable integer number of clock cycles, the pulse width of the output signal being selected based on at least one of the first divisor and the second divisor. L'invention concerne un système et un procédé de diviseur de fréquence faisant appel à un module diviseur de fréquence à diviseurs séparés. Le module diviseur de fréquence à diviseurs séparés reçoit un signal d'horloge et génère un signal de sortie sur la base d'un premier diviseur et d'un second diviseur. Le signal d'horloge et le signal de sortie ont chacun des formes d'onde rectangulaires caractérisées par une fréquence et une largeur d'impulsion respectives. La fréquence du signal de sortie est une fraction entière sélectionnable de la fréquence du signal d'horloge, la fréquence du signal de sortie étant sélectionnée sur la base d'une somme des premier et second diviseurs. La largeur d'impulsion du signal de sortie est un nombre entier sélectionnable de cycles d'horloge, la largeur d'impulsion du signal de sortie étant sélectionnée sur la base du premier diviseur et/ou du second diviseur.</abstract><oa>free_for_read</oa></addata></record>
fulltext fulltext_linktorsrc
identifier
ispartof
issn
language eng ; fre
recordid cdi_epo_espacenet_WO2018089121A3
source esp@cenet
subjects AUTOMATIC CONTROL, STARTING, SYNCHRONISATION, OR STABILISATIONOF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
BASIC ELECTRONIC CIRCUITRY
CALCULATING
COMPUTING
COUNTING
ELECTRIC DIGITAL DATA PROCESSING
ELECTRICITY
PHYSICS
PULSE TECHNIQUE
title FREQUENCY DIVIDER WITH SELECTABLE FREQUENCY AND DUTY CYCLE
url https://sfx.bib-bvb.de/sfx_tum?ctx_ver=Z39.88-2004&ctx_enc=info:ofi/enc:UTF-8&ctx_tim=2025-01-28T19%3A34%3A20IST&url_ver=Z39.88-2004&url_ctx_fmt=infofi/fmt:kev:mtx:ctx&rfr_id=info:sid/primo.exlibrisgroup.com:primo3-Article-epo_EVB&rft_val_fmt=info:ofi/fmt:kev:mtx:patent&rft.genre=patent&rft.au=GEISS,%20Richard&rft.date=2019-05-23&rft_id=info:doi/&rft_dat=%3Cepo_EVB%3EWO2018089121A3%3C/epo_EVB%3E%3Curl%3E%3C/url%3E&disable_directlink=true&sfx.directlink=off&sfx.report_link=0&rft_id=info:oai/&rft_id=info:pmid/&rfr_iscdi=true