METHOD OF FORMING A POLYSILICON SIDEWALL OXIDE SPACER IN A MEMORY CELL
Methods of fabricating a memory cell of a semiconductor device, e.g., an EEPROM cell, having a sidewall oxide are disclosed. A memory cell structure is formed including a floating gate (28) and an ONO film (108) over the floating gate. A sidewall oxide (114') is formed on a side surface of the...
Gespeichert in:
Hauptverfasser: | , , , , |
---|---|
Format: | Patent |
Sprache: | eng ; fre |
Schlagworte: | |
Online-Zugang: | Volltext bestellen |
Tags: |
Tag hinzufügen
Keine Tags, Fügen Sie den ersten Tag hinzu!
|
container_end_page | |
---|---|
container_issue | |
container_start_page | |
container_title | |
container_volume | |
creator | WONG, Jack KOPP, Brad KABEER, Sajid MURALI, Santosh HYMAS, Mel |
description | Methods of fabricating a memory cell of a semiconductor device, e.g., an EEPROM cell, having a sidewall oxide are disclosed. A memory cell structure is formed including a floating gate (28) and an ONO film (108) over the floating gate. A sidewall oxide (114') is formed on a side surface of the floating gate by a process including depositing a thin high temperature oxide (HTO) film on the side surface of the conductive layer, and performing a rapid thermal oxidation (RTO) anneal. The thin HTO film may be deposited before or after performing the RTO anneal. The sidewall oxide formation process provides an improved memory cell as compared with known prior art techniques, e.g., in terms of endurance and data retention.
La présente invention concerne des procédés de fabrication d'une cellule de mémoire d'un dispositif semi-conducteur, par exemple, une cellule de mémoire morte programmable et effaçable électriquement (EEPROM), comprenant un oxyde de paroi latérale. Une structure de cellule de mémoire est formée comprenant une grille flottante (28) et un film d'ONO (108) sur la grille flottante. Un oxyde (114') de paroi latérale est formé sur une surface latérale de la grille flottante par un procédé consistant à déposer une couche mince d'oxyde à haute température (HTO) sur la surface latérale de la couche conductrice, et à effectuer un recuit à oxydation thermique rapide (RTO). La couche mince d'HTO peut être déposée avant ou après le recuit à RTO. Le procédé de formation d'oxyde de paroi latérale permet d'obtenir une cellule de mémoire améliorée en comparaison avec les techniques antérieures connues, par exemple en termes d'endurance et de rétention de données. |
format | Patent |
fullrecord | <record><control><sourceid>epo_EVB</sourceid><recordid>TN_cdi_epo_espacenet_WO2017100745A1</recordid><sourceformat>XML</sourceformat><sourcesystem>PC</sourcesystem><sourcerecordid>WO2017100745A1</sourcerecordid><originalsourceid>FETCH-epo_espacenet_WO2017100745A13</originalsourceid><addsrcrecordid>eNrjZHDzdQ3x8HdR8HdTcPMP8vX0c1dwVAjw94kM9vTxdPb3Uwj2dHENd_TxUfCPALIUggMcnV2DFDz9gMp8XX39gyIVnF19fHgYWNMSc4pTeaE0N4Oym2uIs4duakF-fGpxQWJyal5qSXy4v5GBobmhgYG5iamjoTFxqgAynizO</addsrcrecordid><sourcetype>Open Access Repository</sourcetype><iscdi>true</iscdi><recordtype>patent</recordtype></control><display><type>patent</type><title>METHOD OF FORMING A POLYSILICON SIDEWALL OXIDE SPACER IN A MEMORY CELL</title><source>esp@cenet</source><creator>WONG, Jack ; KOPP, Brad ; KABEER, Sajid ; MURALI, Santosh ; HYMAS, Mel</creator><creatorcontrib>WONG, Jack ; KOPP, Brad ; KABEER, Sajid ; MURALI, Santosh ; HYMAS, Mel</creatorcontrib><description>Methods of fabricating a memory cell of a semiconductor device, e.g., an EEPROM cell, having a sidewall oxide are disclosed. A memory cell structure is formed including a floating gate (28) and an ONO film (108) over the floating gate. A sidewall oxide (114') is formed on a side surface of the floating gate by a process including depositing a thin high temperature oxide (HTO) film on the side surface of the conductive layer, and performing a rapid thermal oxidation (RTO) anneal. The thin HTO film may be deposited before or after performing the RTO anneal. The sidewall oxide formation process provides an improved memory cell as compared with known prior art techniques, e.g., in terms of endurance and data retention.
La présente invention concerne des procédés de fabrication d'une cellule de mémoire d'un dispositif semi-conducteur, par exemple, une cellule de mémoire morte programmable et effaçable électriquement (EEPROM), comprenant un oxyde de paroi latérale. Une structure de cellule de mémoire est formée comprenant une grille flottante (28) et un film d'ONO (108) sur la grille flottante. Un oxyde (114') de paroi latérale est formé sur une surface latérale de la grille flottante par un procédé consistant à déposer une couche mince d'oxyde à haute température (HTO) sur la surface latérale de la couche conductrice, et à effectuer un recuit à oxydation thermique rapide (RTO). La couche mince d'HTO peut être déposée avant ou après le recuit à RTO. Le procédé de formation d'oxyde de paroi latérale permet d'obtenir une cellule de mémoire améliorée en comparaison avec les techniques antérieures connues, par exemple en termes d'endurance et de rétention de données.</description><language>eng ; fre</language><subject>BASIC ELECTRIC ELEMENTS ; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR ; ELECTRICITY ; SEMICONDUCTOR DEVICES</subject><creationdate>2017</creationdate><oa>free_for_read</oa><woscitedreferencessubscribed>false</woscitedreferencessubscribed></display><links><openurl>$$Topenurl_article</openurl><openurlfulltext>$$Topenurlfull_article</openurlfulltext><thumbnail>$$Tsyndetics_thumb_exl</thumbnail><linktohtml>$$Uhttps://worldwide.espacenet.com/publicationDetails/biblio?FT=D&date=20170615&DB=EPODOC&CC=WO&NR=2017100745A1$$EHTML$$P50$$Gepo$$Hfree_for_read</linktohtml><link.rule.ids>230,308,780,885,25563,76318</link.rule.ids><linktorsrc>$$Uhttps://worldwide.espacenet.com/publicationDetails/biblio?FT=D&date=20170615&DB=EPODOC&CC=WO&NR=2017100745A1$$EView_record_in_European_Patent_Office$$FView_record_in_$$GEuropean_Patent_Office$$Hfree_for_read</linktorsrc></links><search><creatorcontrib>WONG, Jack</creatorcontrib><creatorcontrib>KOPP, Brad</creatorcontrib><creatorcontrib>KABEER, Sajid</creatorcontrib><creatorcontrib>MURALI, Santosh</creatorcontrib><creatorcontrib>HYMAS, Mel</creatorcontrib><title>METHOD OF FORMING A POLYSILICON SIDEWALL OXIDE SPACER IN A MEMORY CELL</title><description>Methods of fabricating a memory cell of a semiconductor device, e.g., an EEPROM cell, having a sidewall oxide are disclosed. A memory cell structure is formed including a floating gate (28) and an ONO film (108) over the floating gate. A sidewall oxide (114') is formed on a side surface of the floating gate by a process including depositing a thin high temperature oxide (HTO) film on the side surface of the conductive layer, and performing a rapid thermal oxidation (RTO) anneal. The thin HTO film may be deposited before or after performing the RTO anneal. The sidewall oxide formation process provides an improved memory cell as compared with known prior art techniques, e.g., in terms of endurance and data retention.
La présente invention concerne des procédés de fabrication d'une cellule de mémoire d'un dispositif semi-conducteur, par exemple, une cellule de mémoire morte programmable et effaçable électriquement (EEPROM), comprenant un oxyde de paroi latérale. Une structure de cellule de mémoire est formée comprenant une grille flottante (28) et un film d'ONO (108) sur la grille flottante. Un oxyde (114') de paroi latérale est formé sur une surface latérale de la grille flottante par un procédé consistant à déposer une couche mince d'oxyde à haute température (HTO) sur la surface latérale de la couche conductrice, et à effectuer un recuit à oxydation thermique rapide (RTO). La couche mince d'HTO peut être déposée avant ou après le recuit à RTO. Le procédé de formation d'oxyde de paroi latérale permet d'obtenir une cellule de mémoire améliorée en comparaison avec les techniques antérieures connues, par exemple en termes d'endurance et de rétention de données.</description><subject>BASIC ELECTRIC ELEMENTS</subject><subject>ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR</subject><subject>ELECTRICITY</subject><subject>SEMICONDUCTOR DEVICES</subject><fulltext>true</fulltext><rsrctype>patent</rsrctype><creationdate>2017</creationdate><recordtype>patent</recordtype><sourceid>EVB</sourceid><recordid>eNrjZHDzdQ3x8HdR8HdTcPMP8vX0c1dwVAjw94kM9vTxdPb3Uwj2dHENd_TxUfCPALIUggMcnV2DFDz9gMp8XX39gyIVnF19fHgYWNMSc4pTeaE0N4Oym2uIs4duakF-fGpxQWJyal5qSXy4v5GBobmhgYG5iamjoTFxqgAynizO</recordid><startdate>20170615</startdate><enddate>20170615</enddate><creator>WONG, Jack</creator><creator>KOPP, Brad</creator><creator>KABEER, Sajid</creator><creator>MURALI, Santosh</creator><creator>HYMAS, Mel</creator><scope>EVB</scope></search><sort><creationdate>20170615</creationdate><title>METHOD OF FORMING A POLYSILICON SIDEWALL OXIDE SPACER IN A MEMORY CELL</title><author>WONG, Jack ; KOPP, Brad ; KABEER, Sajid ; MURALI, Santosh ; HYMAS, Mel</author></sort><facets><frbrtype>5</frbrtype><frbrgroupid>cdi_FETCH-epo_espacenet_WO2017100745A13</frbrgroupid><rsrctype>patents</rsrctype><prefilter>patents</prefilter><language>eng ; fre</language><creationdate>2017</creationdate><topic>BASIC ELECTRIC ELEMENTS</topic><topic>ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR</topic><topic>ELECTRICITY</topic><topic>SEMICONDUCTOR DEVICES</topic><toplevel>online_resources</toplevel><creatorcontrib>WONG, Jack</creatorcontrib><creatorcontrib>KOPP, Brad</creatorcontrib><creatorcontrib>KABEER, Sajid</creatorcontrib><creatorcontrib>MURALI, Santosh</creatorcontrib><creatorcontrib>HYMAS, Mel</creatorcontrib><collection>esp@cenet</collection></facets><delivery><delcategory>Remote Search Resource</delcategory><fulltext>fulltext_linktorsrc</fulltext></delivery><addata><au>WONG, Jack</au><au>KOPP, Brad</au><au>KABEER, Sajid</au><au>MURALI, Santosh</au><au>HYMAS, Mel</au><format>patent</format><genre>patent</genre><ristype>GEN</ristype><title>METHOD OF FORMING A POLYSILICON SIDEWALL OXIDE SPACER IN A MEMORY CELL</title><date>2017-06-15</date><risdate>2017</risdate><abstract>Methods of fabricating a memory cell of a semiconductor device, e.g., an EEPROM cell, having a sidewall oxide are disclosed. A memory cell structure is formed including a floating gate (28) and an ONO film (108) over the floating gate. A sidewall oxide (114') is formed on a side surface of the floating gate by a process including depositing a thin high temperature oxide (HTO) film on the side surface of the conductive layer, and performing a rapid thermal oxidation (RTO) anneal. The thin HTO film may be deposited before or after performing the RTO anneal. The sidewall oxide formation process provides an improved memory cell as compared with known prior art techniques, e.g., in terms of endurance and data retention.
La présente invention concerne des procédés de fabrication d'une cellule de mémoire d'un dispositif semi-conducteur, par exemple, une cellule de mémoire morte programmable et effaçable électriquement (EEPROM), comprenant un oxyde de paroi latérale. Une structure de cellule de mémoire est formée comprenant une grille flottante (28) et un film d'ONO (108) sur la grille flottante. Un oxyde (114') de paroi latérale est formé sur une surface latérale de la grille flottante par un procédé consistant à déposer une couche mince d'oxyde à haute température (HTO) sur la surface latérale de la couche conductrice, et à effectuer un recuit à oxydation thermique rapide (RTO). La couche mince d'HTO peut être déposée avant ou après le recuit à RTO. Le procédé de formation d'oxyde de paroi latérale permet d'obtenir une cellule de mémoire améliorée en comparaison avec les techniques antérieures connues, par exemple en termes d'endurance et de rétention de données.</abstract><oa>free_for_read</oa></addata></record> |
fulltext | fulltext_linktorsrc |
identifier | |
ispartof | |
issn | |
language | eng ; fre |
recordid | cdi_epo_espacenet_WO2017100745A1 |
source | esp@cenet |
subjects | BASIC ELECTRIC ELEMENTS ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR ELECTRICITY SEMICONDUCTOR DEVICES |
title | METHOD OF FORMING A POLYSILICON SIDEWALL OXIDE SPACER IN A MEMORY CELL |
url | https://sfx.bib-bvb.de/sfx_tum?ctx_ver=Z39.88-2004&ctx_enc=info:ofi/enc:UTF-8&ctx_tim=2025-01-10T11%3A28%3A15IST&url_ver=Z39.88-2004&url_ctx_fmt=infofi/fmt:kev:mtx:ctx&rfr_id=info:sid/primo.exlibrisgroup.com:primo3-Article-epo_EVB&rft_val_fmt=info:ofi/fmt:kev:mtx:patent&rft.genre=patent&rft.au=WONG,%20Jack&rft.date=2017-06-15&rft_id=info:doi/&rft_dat=%3Cepo_EVB%3EWO2017100745A1%3C/epo_EVB%3E%3Curl%3E%3C/url%3E&disable_directlink=true&sfx.directlink=off&sfx.report_link=0&rft_id=info:oai/&rft_id=info:pmid/&rfr_iscdi=true |