METHOD OF FORMING SHALLOW TRENCH ISOLATION (STI) STRUCTURES

A method of forming a trench isolation (e.g., an STI) for an integrated circuit includes forming a pad oxide layer and then a nitride layer over a semiconductor substrate, performing a trench etch through the structure to form a trench, depositing a trench oxide layer over the structure to form a fi...

Ausführliche Beschreibung

Gespeichert in:
Bibliographische Detailangaben
Hauptverfasser: SATO, Justin Hiroki, STOM, Gregory Allen
Format: Patent
Sprache:eng ; fre
Schlagworte:
Online-Zugang:Volltext bestellen
Tags: Tag hinzufügen
Keine Tags, Fügen Sie den ersten Tag hinzu!
container_end_page
container_issue
container_start_page
container_title
container_volume
creator SATO, Justin Hiroki
STOM, Gregory Allen
description A method of forming a trench isolation (e.g., an STI) for an integrated circuit includes forming a pad oxide layer and then a nitride layer over a semiconductor substrate, performing a trench etch through the structure to form a trench, depositing a trench oxide layer over the structure to form a filled trench, depositing a sacrificial planarizing layer, which is etch-selective to the trench oxide layer, over the deposited oxide, performing a planarizing etch process that removes the sacrificial planarizing layer and decreases surface variations in an upper surface of the trench oxide layer, performing an oxide etch process that is selective to the trench oxide layer to remove remaining portions of the trench oxide layer outside the filled trench, and removing the remaining nitride layer such that the remaining oxide-filled trench defines a trench isolation structure that projects above an exposed upper surface of the semiconductor substrate. L'invention concerne un procédé de formation d'une isolation par tranchée (par exemple, une isolation par tranchée peu profonde (STI)) pour un circuit intégré, qui consiste à former une couche d'oxyde de plot et ensuite une couche de nitrure sur un substrat semi-conducteur, à effectuer une gravure de tranchée dans la structure afin de former une tranchée, à déposer une couche d'oxyde de tranchée sur la structure pour former une tranchée remplie, à déposer une couche de planarisation sacrificielle, qui permet une gravure sélective par rapport à la couche d'oxyde de tranchée, sur l'oxyde déposé, à effectuer un processus de gravure de planarisation qui retire la couche de planarisation sacrificielle et diminue les variations de surface dans une surface supérieure de la couche d'oxyde de tranchée, à effectuer un processus de gravure d'oxyde qui est sélectif de la couche d'oxyde de tranchée afin de retirer des parties restantes de la couche d'oxyde de tranchée à l'extérieur de la tranchée remplie, et à éliminer la couche de nitrure restante de manière que la tranchée remplie par l'oxyde restant définisse une structure d'isolation par tranchée qui fait saillie au-dessus d'une surface supérieure apparente du substrat semi-conducteur.
format Patent
fullrecord <record><control><sourceid>epo_EVB</sourceid><recordid>TN_cdi_epo_espacenet_WO2016200693A1</recordid><sourceformat>XML</sourceformat><sourcesystem>PC</sourcesystem><sourcerecordid>WO2016200693A1</sourcerecordid><originalsourceid>FETCH-epo_espacenet_WO2016200693A13</originalsourceid><addsrcrecordid>eNrjZLD2dQ3x8HdR8HdTcPMP8vX0c1cI9nD08fEPVwgJcvVz9lDwDPb3cQzx9PdT0AgO8dRUCA4JCnUOCQ1yDeZhYE1LzClO5YXS3AzKbq4hzh66qQX58anFBYnJqXmpJfHh_kYGhmZGBgZmlsaOhsbEqQIAh-MqSQ</addsrcrecordid><sourcetype>Open Access Repository</sourcetype><iscdi>true</iscdi><recordtype>patent</recordtype></control><display><type>patent</type><title>METHOD OF FORMING SHALLOW TRENCH ISOLATION (STI) STRUCTURES</title><source>esp@cenet</source><creator>SATO, Justin Hiroki ; STOM, Gregory Allen</creator><creatorcontrib>SATO, Justin Hiroki ; STOM, Gregory Allen</creatorcontrib><description>A method of forming a trench isolation (e.g., an STI) for an integrated circuit includes forming a pad oxide layer and then a nitride layer over a semiconductor substrate, performing a trench etch through the structure to form a trench, depositing a trench oxide layer over the structure to form a filled trench, depositing a sacrificial planarizing layer, which is etch-selective to the trench oxide layer, over the deposited oxide, performing a planarizing etch process that removes the sacrificial planarizing layer and decreases surface variations in an upper surface of the trench oxide layer, performing an oxide etch process that is selective to the trench oxide layer to remove remaining portions of the trench oxide layer outside the filled trench, and removing the remaining nitride layer such that the remaining oxide-filled trench defines a trench isolation structure that projects above an exposed upper surface of the semiconductor substrate. L'invention concerne un procédé de formation d'une isolation par tranchée (par exemple, une isolation par tranchée peu profonde (STI)) pour un circuit intégré, qui consiste à former une couche d'oxyde de plot et ensuite une couche de nitrure sur un substrat semi-conducteur, à effectuer une gravure de tranchée dans la structure afin de former une tranchée, à déposer une couche d'oxyde de tranchée sur la structure pour former une tranchée remplie, à déposer une couche de planarisation sacrificielle, qui permet une gravure sélective par rapport à la couche d'oxyde de tranchée, sur l'oxyde déposé, à effectuer un processus de gravure de planarisation qui retire la couche de planarisation sacrificielle et diminue les variations de surface dans une surface supérieure de la couche d'oxyde de tranchée, à effectuer un processus de gravure d'oxyde qui est sélectif de la couche d'oxyde de tranchée afin de retirer des parties restantes de la couche d'oxyde de tranchée à l'extérieur de la tranchée remplie, et à éliminer la couche de nitrure restante de manière que la tranchée remplie par l'oxyde restant définisse une structure d'isolation par tranchée qui fait saillie au-dessus d'une surface supérieure apparente du substrat semi-conducteur.</description><language>eng ; fre</language><subject>BASIC ELECTRIC ELEMENTS ; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR ; ELECTRICITY ; SEMICONDUCTOR DEVICES</subject><creationdate>2016</creationdate><oa>free_for_read</oa><woscitedreferencessubscribed>false</woscitedreferencessubscribed></display><links><openurl>$$Topenurl_article</openurl><openurlfulltext>$$Topenurlfull_article</openurlfulltext><thumbnail>$$Tsyndetics_thumb_exl</thumbnail><linktohtml>$$Uhttps://worldwide.espacenet.com/publicationDetails/biblio?FT=D&amp;date=20161215&amp;DB=EPODOC&amp;CC=WO&amp;NR=2016200693A1$$EHTML$$P50$$Gepo$$Hfree_for_read</linktohtml><link.rule.ids>230,308,776,881,25544,76293</link.rule.ids><linktorsrc>$$Uhttps://worldwide.espacenet.com/publicationDetails/biblio?FT=D&amp;date=20161215&amp;DB=EPODOC&amp;CC=WO&amp;NR=2016200693A1$$EView_record_in_European_Patent_Office$$FView_record_in_$$GEuropean_Patent_Office$$Hfree_for_read</linktorsrc></links><search><creatorcontrib>SATO, Justin Hiroki</creatorcontrib><creatorcontrib>STOM, Gregory Allen</creatorcontrib><title>METHOD OF FORMING SHALLOW TRENCH ISOLATION (STI) STRUCTURES</title><description>A method of forming a trench isolation (e.g., an STI) for an integrated circuit includes forming a pad oxide layer and then a nitride layer over a semiconductor substrate, performing a trench etch through the structure to form a trench, depositing a trench oxide layer over the structure to form a filled trench, depositing a sacrificial planarizing layer, which is etch-selective to the trench oxide layer, over the deposited oxide, performing a planarizing etch process that removes the sacrificial planarizing layer and decreases surface variations in an upper surface of the trench oxide layer, performing an oxide etch process that is selective to the trench oxide layer to remove remaining portions of the trench oxide layer outside the filled trench, and removing the remaining nitride layer such that the remaining oxide-filled trench defines a trench isolation structure that projects above an exposed upper surface of the semiconductor substrate. L'invention concerne un procédé de formation d'une isolation par tranchée (par exemple, une isolation par tranchée peu profonde (STI)) pour un circuit intégré, qui consiste à former une couche d'oxyde de plot et ensuite une couche de nitrure sur un substrat semi-conducteur, à effectuer une gravure de tranchée dans la structure afin de former une tranchée, à déposer une couche d'oxyde de tranchée sur la structure pour former une tranchée remplie, à déposer une couche de planarisation sacrificielle, qui permet une gravure sélective par rapport à la couche d'oxyde de tranchée, sur l'oxyde déposé, à effectuer un processus de gravure de planarisation qui retire la couche de planarisation sacrificielle et diminue les variations de surface dans une surface supérieure de la couche d'oxyde de tranchée, à effectuer un processus de gravure d'oxyde qui est sélectif de la couche d'oxyde de tranchée afin de retirer des parties restantes de la couche d'oxyde de tranchée à l'extérieur de la tranchée remplie, et à éliminer la couche de nitrure restante de manière que la tranchée remplie par l'oxyde restant définisse une structure d'isolation par tranchée qui fait saillie au-dessus d'une surface supérieure apparente du substrat semi-conducteur.</description><subject>BASIC ELECTRIC ELEMENTS</subject><subject>ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR</subject><subject>ELECTRICITY</subject><subject>SEMICONDUCTOR DEVICES</subject><fulltext>true</fulltext><rsrctype>patent</rsrctype><creationdate>2016</creationdate><recordtype>patent</recordtype><sourceid>EVB</sourceid><recordid>eNrjZLD2dQ3x8HdR8HdTcPMP8vX0c1cI9nD08fEPVwgJcvVz9lDwDPb3cQzx9PdT0AgO8dRUCA4JCnUOCQ1yDeZhYE1LzClO5YXS3AzKbq4hzh66qQX58anFBYnJqXmpJfHh_kYGhmZGBgZmlsaOhsbEqQIAh-MqSQ</recordid><startdate>20161215</startdate><enddate>20161215</enddate><creator>SATO, Justin Hiroki</creator><creator>STOM, Gregory Allen</creator><scope>EVB</scope></search><sort><creationdate>20161215</creationdate><title>METHOD OF FORMING SHALLOW TRENCH ISOLATION (STI) STRUCTURES</title><author>SATO, Justin Hiroki ; STOM, Gregory Allen</author></sort><facets><frbrtype>5</frbrtype><frbrgroupid>cdi_FETCH-epo_espacenet_WO2016200693A13</frbrgroupid><rsrctype>patents</rsrctype><prefilter>patents</prefilter><language>eng ; fre</language><creationdate>2016</creationdate><topic>BASIC ELECTRIC ELEMENTS</topic><topic>ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR</topic><topic>ELECTRICITY</topic><topic>SEMICONDUCTOR DEVICES</topic><toplevel>online_resources</toplevel><creatorcontrib>SATO, Justin Hiroki</creatorcontrib><creatorcontrib>STOM, Gregory Allen</creatorcontrib><collection>esp@cenet</collection></facets><delivery><delcategory>Remote Search Resource</delcategory><fulltext>fulltext_linktorsrc</fulltext></delivery><addata><au>SATO, Justin Hiroki</au><au>STOM, Gregory Allen</au><format>patent</format><genre>patent</genre><ristype>GEN</ristype><title>METHOD OF FORMING SHALLOW TRENCH ISOLATION (STI) STRUCTURES</title><date>2016-12-15</date><risdate>2016</risdate><abstract>A method of forming a trench isolation (e.g., an STI) for an integrated circuit includes forming a pad oxide layer and then a nitride layer over a semiconductor substrate, performing a trench etch through the structure to form a trench, depositing a trench oxide layer over the structure to form a filled trench, depositing a sacrificial planarizing layer, which is etch-selective to the trench oxide layer, over the deposited oxide, performing a planarizing etch process that removes the sacrificial planarizing layer and decreases surface variations in an upper surface of the trench oxide layer, performing an oxide etch process that is selective to the trench oxide layer to remove remaining portions of the trench oxide layer outside the filled trench, and removing the remaining nitride layer such that the remaining oxide-filled trench defines a trench isolation structure that projects above an exposed upper surface of the semiconductor substrate. L'invention concerne un procédé de formation d'une isolation par tranchée (par exemple, une isolation par tranchée peu profonde (STI)) pour un circuit intégré, qui consiste à former une couche d'oxyde de plot et ensuite une couche de nitrure sur un substrat semi-conducteur, à effectuer une gravure de tranchée dans la structure afin de former une tranchée, à déposer une couche d'oxyde de tranchée sur la structure pour former une tranchée remplie, à déposer une couche de planarisation sacrificielle, qui permet une gravure sélective par rapport à la couche d'oxyde de tranchée, sur l'oxyde déposé, à effectuer un processus de gravure de planarisation qui retire la couche de planarisation sacrificielle et diminue les variations de surface dans une surface supérieure de la couche d'oxyde de tranchée, à effectuer un processus de gravure d'oxyde qui est sélectif de la couche d'oxyde de tranchée afin de retirer des parties restantes de la couche d'oxyde de tranchée à l'extérieur de la tranchée remplie, et à éliminer la couche de nitrure restante de manière que la tranchée remplie par l'oxyde restant définisse une structure d'isolation par tranchée qui fait saillie au-dessus d'une surface supérieure apparente du substrat semi-conducteur.</abstract><oa>free_for_read</oa></addata></record>
fulltext fulltext_linktorsrc
identifier
ispartof
issn
language eng ; fre
recordid cdi_epo_espacenet_WO2016200693A1
source esp@cenet
subjects BASIC ELECTRIC ELEMENTS
ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
ELECTRICITY
SEMICONDUCTOR DEVICES
title METHOD OF FORMING SHALLOW TRENCH ISOLATION (STI) STRUCTURES
url https://sfx.bib-bvb.de/sfx_tum?ctx_ver=Z39.88-2004&ctx_enc=info:ofi/enc:UTF-8&ctx_tim=2025-01-28T04%3A34%3A14IST&url_ver=Z39.88-2004&url_ctx_fmt=infofi/fmt:kev:mtx:ctx&rfr_id=info:sid/primo.exlibrisgroup.com:primo3-Article-epo_EVB&rft_val_fmt=info:ofi/fmt:kev:mtx:patent&rft.genre=patent&rft.au=SATO,%20Justin%20Hiroki&rft.date=2016-12-15&rft_id=info:doi/&rft_dat=%3Cepo_EVB%3EWO2016200693A1%3C/epo_EVB%3E%3Curl%3E%3C/url%3E&disable_directlink=true&sfx.directlink=off&sfx.report_link=0&rft_id=info:oai/&rft_id=info:pmid/&rfr_iscdi=true