TECHNOLOGIES FOR FAST SYNCHRONIZATION BARRIERS FOR MANY-CORE PROCESSING

Technologies for multithreaded synchronization including a computing device having a many-core processor. Each processor core includes multiple hardware threads. A hardware thread executed by a processor core enters a synchronization barrier and synchronizes with other hardware threads executed by the same processor core. After synchronization, the hardware thread synchronizes with a source hardware thread that may be executed by a different processor core. The source hardware thread may be assigned using an n-way shuffle of all hardware threads, where n is the number of hardware threads per processor core. The hardware thread resynchronizes with the other hardware threads executed by the same processor core. The hardware thread alternately synchronizes with the source hardware thread and the other hardware threads executed by the same processor core until all hardware threads have synchronized. The computing device may reduce a Boolean value over the synchronization barrier. Other embodiments are described and claimed. L'invention concerne des technologies de synchronisation multifils comprenant un dispositif informatique doté d'un processeur multinoyau. Chaque noyau de processeur comprend de multiples fils matériels. Un fil matériel exécuté par un noyau de processeur entre dans une barrière de synchronisation et se synchronise avec d'autres fils matériels exécutés par le même noyau de processeur. Après synchronisation, le fil matériel se synchronise avec un fil matériel source qui peut être exécuté par un noyau de processeur différent. Le fil matériel source peut être affecté à l'aide d'une réorganisation à n voies de tous les fils matériels, n étant le nombre de fils matériels par noyau de processeur. Le fil matériel se resynchronise avec les autres fils matériels exécutés par le même noyau de processeur. Le fil matériel se synchronise de manière alternée avec le fil matériel source et les autres de fils matériels exécutés par le même noyau de processeur jusqu'à ce que tous les fils matériels soient synchronisés. Le dispositif informatique peut réduire une valeur booléenne sur la barrière de synchronisation. L'invention concerne également d'autres modes de réalisation.