SWITCHED CAPACITOR BIASING CIRCUIT

Bias circuit and a bias generator circuit comprising such a bias circuit. The bias circuit (10, 11) comprises a switched capacitor resistor circuitry (C1, C2, M12-M17),and an operational amplifier (M1-M4, M10) with an input differential transistor pair (M1, M2). The bias circuit further comprises ad...

Ausführliche Beschreibung

Gespeichert in:
Bibliographische Detailangaben
1. Verfasser: ATES, ERDOGAN OZGUR
Format: Patent
Sprache:eng ; fre
Schlagworte:
Online-Zugang:Volltext bestellen
Tags: Tag hinzufügen
Keine Tags, Fügen Sie den ersten Tag hinzu!
container_end_page
container_issue
container_start_page
container_title
container_volume
creator ATES, ERDOGAN OZGUR
description Bias circuit and a bias generator circuit comprising such a bias circuit. The bias circuit (10, 11) comprises a switched capacitor resistor circuitry (C1, C2, M12-M17),and an operational amplifier (M1-M4, M10) with an input differential transistor pair (M1, M2). The bias circuit further comprises additional source follower transistors (M5, M6) associated with the first and second input differential transistors (M1, M2).The bias generator circuit has a PMOS switched capacitor reference circuit (11) and a NMOS switched capacitor reference circuit (10) and a transconductor reference cell (15). The transconductor reference cell (15) is a replica of a basic reference cell used in a further circuit. Cette invention concerne un circuit de polarisation et un circuit générateur de courant de polarisation comprenant un tel circuit de polarisation. Le circuit de polarisation (10, 11) comprend un circuit de résistance à capacités commutées (C1, C2, M12-M17), et un amplificateur opérationnel (M1-M4, M10) avec une paire de transistors différentiels d'entrée (M1, M2). Le circuit de polarisation comprend en outre des transistors supplémentaires en drain commun (M5, M6) associés aux premier et second transistors différentiels d'entrée (M1, M2). Le circuit générateur de courant de polarisation comprend un circuit de référence à capacités commutées PMOS (11) et un circuit de référence à capacités commutées NMOS (10) ainsi qu'une cellule de référence à transconductance (15). La cellule de référence à transconductance (15) est une réplique d'une cellule de référence de base utilisée dans un autre circuit.
format Patent
fullrecord <record><control><sourceid>epo_EVB</sourceid><recordid>TN_cdi_epo_espacenet_WO2016060556A1</recordid><sourceformat>XML</sourceformat><sourcesystem>PC</sourcesystem><sourcerecordid>WO2016060556A1</sourcerecordid><originalsourceid>FETCH-epo_espacenet_WO2016060556A13</originalsourceid><addsrcrecordid>eNrjZFAKDvcMcfZwdVFwdgxwdPYM8Q9ScPJ0DPb0c1dw9gxyDvUM4WFgTUvMKU7lhdLcDMpurkA9uqkF-fGpxQWJyal5qSXx4f5GBoZmBmYGpqZmjobGxKkCAMBSI1g</addsrcrecordid><sourcetype>Open Access Repository</sourcetype><iscdi>true</iscdi><recordtype>patent</recordtype></control><display><type>patent</type><title>SWITCHED CAPACITOR BIASING CIRCUIT</title><source>esp@cenet</source><creator>ATES, ERDOGAN OZGUR</creator><creatorcontrib>ATES, ERDOGAN OZGUR</creatorcontrib><description>Bias circuit and a bias generator circuit comprising such a bias circuit. The bias circuit (10, 11) comprises a switched capacitor resistor circuitry (C1, C2, M12-M17),and an operational amplifier (M1-M4, M10) with an input differential transistor pair (M1, M2). The bias circuit further comprises additional source follower transistors (M5, M6) associated with the first and second input differential transistors (M1, M2).The bias generator circuit has a PMOS switched capacitor reference circuit (11) and a NMOS switched capacitor reference circuit (10) and a transconductor reference cell (15). The transconductor reference cell (15) is a replica of a basic reference cell used in a further circuit. Cette invention concerne un circuit de polarisation et un circuit générateur de courant de polarisation comprenant un tel circuit de polarisation. Le circuit de polarisation (10, 11) comprend un circuit de résistance à capacités commutées (C1, C2, M12-M17), et un amplificateur opérationnel (M1-M4, M10) avec une paire de transistors différentiels d'entrée (M1, M2). Le circuit de polarisation comprend en outre des transistors supplémentaires en drain commun (M5, M6) associés aux premier et second transistors différentiels d'entrée (M1, M2). Le circuit générateur de courant de polarisation comprend un circuit de référence à capacités commutées PMOS (11) et un circuit de référence à capacités commutées NMOS (10) ainsi qu'une cellule de référence à transconductance (15). La cellule de référence à transconductance (15) est une réplique d'une cellule de référence de base utilisée dans un autre circuit.</description><language>eng ; fre</language><subject>CONTROLLING ; PHYSICS ; REGULATING ; SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES</subject><creationdate>2016</creationdate><oa>free_for_read</oa><woscitedreferencessubscribed>false</woscitedreferencessubscribed></display><links><openurl>$$Topenurl_article</openurl><openurlfulltext>$$Topenurlfull_article</openurlfulltext><thumbnail>$$Tsyndetics_thumb_exl</thumbnail><linktohtml>$$Uhttps://worldwide.espacenet.com/publicationDetails/biblio?FT=D&amp;date=20160421&amp;DB=EPODOC&amp;CC=WO&amp;NR=2016060556A1$$EHTML$$P50$$Gepo$$Hfree_for_read</linktohtml><link.rule.ids>230,308,776,881,25542,76289</link.rule.ids><linktorsrc>$$Uhttps://worldwide.espacenet.com/publicationDetails/biblio?FT=D&amp;date=20160421&amp;DB=EPODOC&amp;CC=WO&amp;NR=2016060556A1$$EView_record_in_European_Patent_Office$$FView_record_in_$$GEuropean_Patent_Office$$Hfree_for_read</linktorsrc></links><search><creatorcontrib>ATES, ERDOGAN OZGUR</creatorcontrib><title>SWITCHED CAPACITOR BIASING CIRCUIT</title><description>Bias circuit and a bias generator circuit comprising such a bias circuit. The bias circuit (10, 11) comprises a switched capacitor resistor circuitry (C1, C2, M12-M17),and an operational amplifier (M1-M4, M10) with an input differential transistor pair (M1, M2). The bias circuit further comprises additional source follower transistors (M5, M6) associated with the first and second input differential transistors (M1, M2).The bias generator circuit has a PMOS switched capacitor reference circuit (11) and a NMOS switched capacitor reference circuit (10) and a transconductor reference cell (15). The transconductor reference cell (15) is a replica of a basic reference cell used in a further circuit. Cette invention concerne un circuit de polarisation et un circuit générateur de courant de polarisation comprenant un tel circuit de polarisation. Le circuit de polarisation (10, 11) comprend un circuit de résistance à capacités commutées (C1, C2, M12-M17), et un amplificateur opérationnel (M1-M4, M10) avec une paire de transistors différentiels d'entrée (M1, M2). Le circuit de polarisation comprend en outre des transistors supplémentaires en drain commun (M5, M6) associés aux premier et second transistors différentiels d'entrée (M1, M2). Le circuit générateur de courant de polarisation comprend un circuit de référence à capacités commutées PMOS (11) et un circuit de référence à capacités commutées NMOS (10) ainsi qu'une cellule de référence à transconductance (15). La cellule de référence à transconductance (15) est une réplique d'une cellule de référence de base utilisée dans un autre circuit.</description><subject>CONTROLLING</subject><subject>PHYSICS</subject><subject>REGULATING</subject><subject>SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES</subject><fulltext>true</fulltext><rsrctype>patent</rsrctype><creationdate>2016</creationdate><recordtype>patent</recordtype><sourceid>EVB</sourceid><recordid>eNrjZFAKDvcMcfZwdVFwdgxwdPYM8Q9ScPJ0DPb0c1dw9gxyDvUM4WFgTUvMKU7lhdLcDMpurkA9uqkF-fGpxQWJyal5qSXx4f5GBoZmBmYGpqZmjobGxKkCAMBSI1g</recordid><startdate>20160421</startdate><enddate>20160421</enddate><creator>ATES, ERDOGAN OZGUR</creator><scope>EVB</scope></search><sort><creationdate>20160421</creationdate><title>SWITCHED CAPACITOR BIASING CIRCUIT</title><author>ATES, ERDOGAN OZGUR</author></sort><facets><frbrtype>5</frbrtype><frbrgroupid>cdi_FETCH-epo_espacenet_WO2016060556A13</frbrgroupid><rsrctype>patents</rsrctype><prefilter>patents</prefilter><language>eng ; fre</language><creationdate>2016</creationdate><topic>CONTROLLING</topic><topic>PHYSICS</topic><topic>REGULATING</topic><topic>SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES</topic><toplevel>online_resources</toplevel><creatorcontrib>ATES, ERDOGAN OZGUR</creatorcontrib><collection>esp@cenet</collection></facets><delivery><delcategory>Remote Search Resource</delcategory><fulltext>fulltext_linktorsrc</fulltext></delivery><addata><au>ATES, ERDOGAN OZGUR</au><format>patent</format><genre>patent</genre><ristype>GEN</ristype><title>SWITCHED CAPACITOR BIASING CIRCUIT</title><date>2016-04-21</date><risdate>2016</risdate><abstract>Bias circuit and a bias generator circuit comprising such a bias circuit. The bias circuit (10, 11) comprises a switched capacitor resistor circuitry (C1, C2, M12-M17),and an operational amplifier (M1-M4, M10) with an input differential transistor pair (M1, M2). The bias circuit further comprises additional source follower transistors (M5, M6) associated with the first and second input differential transistors (M1, M2).The bias generator circuit has a PMOS switched capacitor reference circuit (11) and a NMOS switched capacitor reference circuit (10) and a transconductor reference cell (15). The transconductor reference cell (15) is a replica of a basic reference cell used in a further circuit. Cette invention concerne un circuit de polarisation et un circuit générateur de courant de polarisation comprenant un tel circuit de polarisation. Le circuit de polarisation (10, 11) comprend un circuit de résistance à capacités commutées (C1, C2, M12-M17), et un amplificateur opérationnel (M1-M4, M10) avec une paire de transistors différentiels d'entrée (M1, M2). Le circuit de polarisation comprend en outre des transistors supplémentaires en drain commun (M5, M6) associés aux premier et second transistors différentiels d'entrée (M1, M2). Le circuit générateur de courant de polarisation comprend un circuit de référence à capacités commutées PMOS (11) et un circuit de référence à capacités commutées NMOS (10) ainsi qu'une cellule de référence à transconductance (15). La cellule de référence à transconductance (15) est une réplique d'une cellule de référence de base utilisée dans un autre circuit.</abstract><oa>free_for_read</oa></addata></record>
fulltext fulltext_linktorsrc
identifier
ispartof
issn
language eng ; fre
recordid cdi_epo_espacenet_WO2016060556A1
source esp@cenet
subjects CONTROLLING
PHYSICS
REGULATING
SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
title SWITCHED CAPACITOR BIASING CIRCUIT
url https://sfx.bib-bvb.de/sfx_tum?ctx_ver=Z39.88-2004&ctx_enc=info:ofi/enc:UTF-8&ctx_tim=2025-02-09T08%3A18%3A40IST&url_ver=Z39.88-2004&url_ctx_fmt=infofi/fmt:kev:mtx:ctx&rfr_id=info:sid/primo.exlibrisgroup.com:primo3-Article-epo_EVB&rft_val_fmt=info:ofi/fmt:kev:mtx:patent&rft.genre=patent&rft.au=ATES,%20ERDOGAN%20OZGUR&rft.date=2016-04-21&rft_id=info:doi/&rft_dat=%3Cepo_EVB%3EWO2016060556A1%3C/epo_EVB%3E%3Curl%3E%3C/url%3E&disable_directlink=true&sfx.directlink=off&sfx.report_link=0&rft_id=info:oai/&rft_id=info:pmid/&rfr_iscdi=true