INTEGRITY CHECK OF A NON-READABLE INSTRUCTION REGISTER

INTEGRITY CHECK OF A NON-READABLE INSTRUCTION REGISTER

The present invention relates to a method to check the integrity of the content of a non-readable instruction register (IR) in a hardware peripheral (HP), said instruction register (IR) comprising sensitive instructions (Is) for sensitive calculations using sensitive data (SD), said method being suc...

Ausführliche Beschreibung

Gespeichert in:
Bibliographische Detailangaben
Hauptverfasser: VILLEGAS, KARINE, HAMZI, NABIL
Format: Patent
Sprache:eng ; fre
Schlagworte:
CALCULATING
COMPUTING
COUNTING
ELECTRIC DIGITAL DATA PROCESSING
PHYSICS
Online-Zugang:Volltext bestellen
Tags: Tag hinzufügen
Keine Tags, Fügen Sie den ersten Tag hinzu!
container_end_page
container_issue
container_start_page
container_title
container_volume
creator VILLEGAS, KARINE
HAMZI, NABIL
description The present invention relates to a method to check the integrity of the content of a non-readable instruction register (IR) in a hardware peripheral (HP), said instruction register (IR) comprising sensitive instructions (Is) for sensitive calculations using sensitive data (SD), said method being such that integrity check instructions (he) to compute a significant representation (SR) from the sensitive data (SD) are interleaved (F3) among sensitive instructions (Is) in the instruction register (IR). This enable to compute said significant representation (SR) in parallel with the operations of the sensitive instructions (Is), and to compare (F4) it to a pre-calculated reference result (RR). La présente invention concerne un procédé de vérification de l'intégrité du contenu d'un registre d'instruction (IR) non lisible dans un périphérique matériel (HP). Le registre d'instruction (IR) comprend les instructions sensibles (Is) pour des calculs sensibles à l'aide de données sensibles (SD), le procédé étant tel que les instructions (he) de vérification d'intégrité, afin de calculer une représentation significative (SR) à partir des données sensibles (SD), soient entrelacées (F3) parmi les instructions sensibles (Is) dans le registre d'instruction (IR). Cela permet de calculer la représentation significative (SR) en parallèle avec les opérations des instructions sensibles (Is) et de la comparer (F4) à un résultat de référence (RR) pré-calculé.
format Patent
fullrecord <record><control><sourceid>epo_EVB</sourceid><recordid>TN_cdi_epo_espacenet_WO2015049315A1</recordid><sourceformat>XML</sourceformat><sourcesystem>PC</sourcesystem><sourcerecordid>WO2015049315A1</sourcerecordid><originalsourceid>FETCH-epo_espacenet_WO2015049315A13</originalsourceid><addsrcrecordid>eNrjZDDz9AtxdQ_yDIlUcPZwdfZW8HdTcFTw8_fTDXJ1dHF08nFV8PQLDgkKdQ7x9PdTCHJ19wwOcQ3iYWBNS8wpTuWF0twMym6uIc4euqkF-fGpxQWJyal5qSXx4f5GBoamBiaWxoamjobGxKkCAKoeKMs</addsrcrecordid><sourcetype>Open Access Repository</sourcetype><iscdi>true</iscdi><recordtype>patent</recordtype></control><display><type>patent</type><title>INTEGRITY CHECK OF A NON-READABLE INSTRUCTION REGISTER</title><source>esp@cenet</source><creator>VILLEGAS, KARINE ; HAMZI, NABIL</creator><creatorcontrib>VILLEGAS, KARINE ; HAMZI, NABIL</creatorcontrib><description>The present invention relates to a method to check the integrity of the content of a non-readable instruction register (IR) in a hardware peripheral (HP), said instruction register (IR) comprising sensitive instructions (Is) for sensitive calculations using sensitive data (SD), said method being such that integrity check instructions (he) to compute a significant representation (SR) from the sensitive data (SD) are interleaved (F3) among sensitive instructions (Is) in the instruction register (IR). This enable to compute said significant representation (SR) in parallel with the operations of the sensitive instructions (Is), and to compare (F4) it to a pre-calculated reference result (RR). La présente invention concerne un procédé de vérification de l'intégrité du contenu d'un registre d'instruction (IR) non lisible dans un périphérique matériel (HP). Le registre d'instruction (IR) comprend les instructions sensibles (Is) pour des calculs sensibles à l'aide de données sensibles (SD), le procédé étant tel que les instructions (he) de vérification d'intégrité, afin de calculer une représentation significative (SR) à partir des données sensibles (SD), soient entrelacées (F3) parmi les instructions sensibles (Is) dans le registre d'instruction (IR). Cela permet de calculer la représentation significative (SR) en parallèle avec les opérations des instructions sensibles (Is) et de la comparer (F4) à un résultat de référence (RR) pré-calculé.</description><language>eng ; fre</language><subject>CALCULATING ; COMPUTING ; COUNTING ; ELECTRIC DIGITAL DATA PROCESSING ; PHYSICS</subject><creationdate>2015</creationdate><oa>free_for_read</oa><woscitedreferencessubscribed>false</woscitedreferencessubscribed></display><links><openurl>$$Topenurl_article</openurl><openurlfulltext>$$Topenurlfull_article</openurlfulltext><thumbnail>$$Tsyndetics_thumb_exl</thumbnail><linktohtml>$$Uhttps://worldwide.espacenet.com/publicationDetails/biblio?FT=D&amp;date=20150409&amp;DB=EPODOC&amp;CC=WO&amp;NR=2015049315A1$$EHTML$$P50$$Gepo$$Hfree_for_read</linktohtml><link.rule.ids>230,308,776,881,25542,76290</link.rule.ids><linktorsrc>$$Uhttps://worldwide.espacenet.com/publicationDetails/biblio?FT=D&amp;date=20150409&amp;DB=EPODOC&amp;CC=WO&amp;NR=2015049315A1$$EView_record_in_European_Patent_Office$$FView_record_in_$$GEuropean_Patent_Office$$Hfree_for_read</linktorsrc></links><search><creatorcontrib>VILLEGAS, KARINE</creatorcontrib><creatorcontrib>HAMZI, NABIL</creatorcontrib><title>INTEGRITY CHECK OF A NON-READABLE INSTRUCTION REGISTER</title><description>The present invention relates to a method to check the integrity of the content of a non-readable instruction register (IR) in a hardware peripheral (HP), said instruction register (IR) comprising sensitive instructions (Is) for sensitive calculations using sensitive data (SD), said method being such that integrity check instructions (he) to compute a significant representation (SR) from the sensitive data (SD) are interleaved (F3) among sensitive instructions (Is) in the instruction register (IR). This enable to compute said significant representation (SR) in parallel with the operations of the sensitive instructions (Is), and to compare (F4) it to a pre-calculated reference result (RR). La présente invention concerne un procédé de vérification de l'intégrité du contenu d'un registre d'instruction (IR) non lisible dans un périphérique matériel (HP). Le registre d'instruction (IR) comprend les instructions sensibles (Is) pour des calculs sensibles à l'aide de données sensibles (SD), le procédé étant tel que les instructions (he) de vérification d'intégrité, afin de calculer une représentation significative (SR) à partir des données sensibles (SD), soient entrelacées (F3) parmi les instructions sensibles (Is) dans le registre d'instruction (IR). Cela permet de calculer la représentation significative (SR) en parallèle avec les opérations des instructions sensibles (Is) et de la comparer (F4) à un résultat de référence (RR) pré-calculé.</description><subject>CALCULATING</subject><subject>COMPUTING</subject><subject>COUNTING</subject><subject>ELECTRIC DIGITAL DATA PROCESSING</subject><subject>PHYSICS</subject><fulltext>true</fulltext><rsrctype>patent</rsrctype><creationdate>2015</creationdate><recordtype>patent</recordtype><sourceid>EVB</sourceid><recordid>eNrjZDDz9AtxdQ_yDIlUcPZwdfZW8HdTcFTw8_fTDXJ1dHF08nFV8PQLDgkKdQ7x9PdTCHJ19wwOcQ3iYWBNS8wpTuWF0twMym6uIc4euqkF-fGpxQWJyal5qSXx4f5GBoamBiaWxoamjobGxKkCAKoeKMs</recordid><startdate>20150409</startdate><enddate>20150409</enddate><creator>VILLEGAS, KARINE</creator><creator>HAMZI, NABIL</creator><scope>EVB</scope></search><sort><creationdate>20150409</creationdate><title>INTEGRITY CHECK OF A NON-READABLE INSTRUCTION REGISTER</title><author>VILLEGAS, KARINE ; HAMZI, NABIL</author></sort><facets><frbrtype>5</frbrtype><frbrgroupid>cdi_FETCH-epo_espacenet_WO2015049315A13</frbrgroupid><rsrctype>patents</rsrctype><prefilter>patents</prefilter><language>eng ; fre</language><creationdate>2015</creationdate><topic>CALCULATING</topic><topic>COMPUTING</topic><topic>COUNTING</topic><topic>ELECTRIC DIGITAL DATA PROCESSING</topic><topic>PHYSICS</topic><toplevel>online_resources</toplevel><creatorcontrib>VILLEGAS, KARINE</creatorcontrib><creatorcontrib>HAMZI, NABIL</creatorcontrib><collection>esp@cenet</collection></facets><delivery><delcategory>Remote Search Resource</delcategory><fulltext>fulltext_linktorsrc</fulltext></delivery><addata><au>VILLEGAS, KARINE</au><au>HAMZI, NABIL</au><format>patent</format><genre>patent</genre><ristype>GEN</ristype><title>INTEGRITY CHECK OF A NON-READABLE INSTRUCTION REGISTER</title><date>2015-04-09</date><risdate>2015</risdate><abstract>The present invention relates to a method to check the integrity of the content of a non-readable instruction register (IR) in a hardware peripheral (HP), said instruction register (IR) comprising sensitive instructions (Is) for sensitive calculations using sensitive data (SD), said method being such that integrity check instructions (he) to compute a significant representation (SR) from the sensitive data (SD) are interleaved (F3) among sensitive instructions (Is) in the instruction register (IR). This enable to compute said significant representation (SR) in parallel with the operations of the sensitive instructions (Is), and to compare (F4) it to a pre-calculated reference result (RR). La présente invention concerne un procédé de vérification de l'intégrité du contenu d'un registre d'instruction (IR) non lisible dans un périphérique matériel (HP). Le registre d'instruction (IR) comprend les instructions sensibles (Is) pour des calculs sensibles à l'aide de données sensibles (SD), le procédé étant tel que les instructions (he) de vérification d'intégrité, afin de calculer une représentation significative (SR) à partir des données sensibles (SD), soient entrelacées (F3) parmi les instructions sensibles (Is) dans le registre d'instruction (IR). Cela permet de calculer la représentation significative (SR) en parallèle avec les opérations des instructions sensibles (Is) et de la comparer (F4) à un résultat de référence (RR) pré-calculé.</abstract><oa>free_for_read</oa></addata></record>
fulltext fulltext_linktorsrc
identifier
ispartof
issn
language eng ; fre
recordid cdi_epo_espacenet_WO2015049315A1
source esp@cenet
subjects CALCULATING
COMPUTING
COUNTING
ELECTRIC DIGITAL DATA PROCESSING
PHYSICS
title INTEGRITY CHECK OF A NON-READABLE INSTRUCTION REGISTER
url https://sfx.bib-bvb.de/sfx_tum?ctx_ver=Z39.88-2004&ctx_enc=info:ofi/enc:UTF-8&ctx_tim=2025-02-02T20%3A16%3A08IST&url_ver=Z39.88-2004&url_ctx_fmt=infofi/fmt:kev:mtx:ctx&rfr_id=info:sid/primo.exlibrisgroup.com:primo3-Article-epo_EVB&rft_val_fmt=info:ofi/fmt:kev:mtx:patent&rft.genre=patent&rft.au=VILLEGAS,%20KARINE&rft.date=2015-04-09&rft_id=info:doi/&rft_dat=%3Cepo_EVB%3EWO2015049315A1%3C/epo_EVB%3E%3Curl%3E%3C/url%3E&disable_directlink=true&sfx.directlink=off&sfx.report_link=0&rft_id=info:oai/&rft_id=info:pmid/&rfr_iscdi=true