FULLY DIFFERENTIAL SYMMETRICAL HIGH SPEED STATIC CMOS FLIP FLOP CIRCUIT
A flip-flop having a first storage circuit having a first input fed by the true logic signal and a second input fed by the complement of the logic signal. A second storage circuit has a pair of inputs coupled to the first storage circuit. In response to one clock signal: the first storage circuit pa...
Gespeichert in:
1. Verfasser: | |
---|---|
Format: | Patent |
Sprache: | eng ; fre |
Schlagworte: | |
Online-Zugang: | Volltext bestellen |
Tags: |
Tag hinzufügen
Keine Tags, Fügen Sie den ersten Tag hinzu!
|
Zusammenfassung: | A flip-flop having a first storage circuit having a first input fed by the true logic signal and a second input fed by the complement of the logic signal. A second storage circuit has a pair of inputs coupled to the first storage circuit. In response to one clock signal: the first storage circuit passes the true and complement logic signals for storage therein while the second storage circuit prevents the true and complement logic signals stored in the first storage circuit from passing to the second circuit. In response to a subsequent clock signal; the first storage circuit prevents the true and complement logic signals from passing for storage in the first storage circuit while the second storage circuit passes the true and complement logic signals stored in the first storage circuit at the outputs of the first storage circuit to the second storage circuit for storage therein.
L'invention concerne une bascule ayant un premier circuit de stockage avec une première entrée alimentée par le vrai signal logique et une deuxième entrée alimentée par le complément du signal logique. Un deuxième circuit de stockage a une paire d'entrées accouplée au premier circuit de stockage. En réponse à un signal d'horloge : le premier circuit de stockage fait passer les signaux logiques vrai et complément pour le stockage à l'intérieur tandis que le deuxième circuit de stockage empêche les signaux logiques vrai et complément stockés dans le premier circuit de stockage de passer dans le deuxième circuit. En réponse à un signal d'horloge ultérieur : le premier circuit de stockage empêche les signaux logiques vrai et complément de passer en stockage dans le premier circuit de stockage tandis que le deuxième circuit de stockage fait passer les signaux logiques vrai et complément stockés dans le premier circuit de stockage aux sorties du premier circuit de stockage vers le deuxième circuit de stockage pour les stocker dedans. |
---|