SEMICONDUCTOR DEVICE
Provided is a semiconductor device (1), wherein: a lower side chip (20) has a square region (32), and a first connection terminal group (26) provided in a linear region (34) that includes a region that extends from the square region along one side; an upper side chip (10) has a second connection ter...
Gespeichert in:
| Hauptverfasser: | , , , |
|---|---|
| Format: | Patent |
| Sprache: | eng ; fre ; jpn |
| Schlagworte: | |
| Online-Zugang: | Volltext bestellen |
| Tags: |
Tag hinzufügen
Keine Tags, Fügen Sie den ersten Tag hinzu!
|
| container_end_page | |
|---|---|
| container_issue | |
| container_start_page | |
| container_title | |
| container_volume | |
| creator | SATOU, WATARU KIMURA, FUMIHIRO MATSUMURA, YOICHI ITOU, MITSUMI |
| description | Provided is a semiconductor device (1), wherein: a lower side chip (20) has a square region (32), and a first connection terminal group (26) provided in a linear region (34) that includes a region that extends from the square region along one side; an upper side chip (10) has a second connection terminal group (12); and the upper side chip (10) and the lower side chip (20) are disposed so that at least portions of the first and second connection terminal groups (26, 12) overlap, at least portions of the first and second connection terminal groups (26, 12) being electrically connected to each other.
L'invention concerne un dispositif semi-conducteur (1) dans lequel : une puce côté inférieur (20) possède une région carrée (32), et un premier groupe de borne de connexion (26) disposé dans une région linéaire (34) qui comprend une région qui s'étend à partir de la région carrée le long d'un côté ; une puce côté supérieur (10) possède un second groupe de borne de connexion (12) ; et la puce côté supérieur (10) et la puce côté inférieur (20) sont disposées de telle sorte qu'au moins des parties des premier et second groupes de borne de connexion (26, 12) se superposent, au moins des parties des premier et second groupes de borne de connexion (26, 12) étant connectées électriquement les unes aux autres. |
| format | Patent |
| fullrecord | <record><control><sourceid>epo_EVB</sourceid><recordid>TN_cdi_epo_espacenet_WO2014122882A1</recordid><sourceformat>XML</sourceformat><sourcesystem>PC</sourcesystem><sourcerecordid>WO2014122882A1</sourcerecordid><originalsourceid>FETCH-epo_espacenet_WO2014122882A13</originalsourceid><addsrcrecordid>eNrjZBAJdvX1dPb3cwl1DvEPUnBxDfN0duVhYE1LzClO5YXS3AzKbq4hzh66qQX58anFBYnJqXmpJfHh_kYGhiaGRkYWFkaOhsbEqQIA--4flg</addsrcrecordid><sourcetype>Open Access Repository</sourcetype><iscdi>true</iscdi><recordtype>patent</recordtype></control><display><type>patent</type><title>SEMICONDUCTOR DEVICE</title><source>esp@cenet</source><creator>SATOU, WATARU ; KIMURA, FUMIHIRO ; MATSUMURA, YOICHI ; ITOU, MITSUMI</creator><creatorcontrib>SATOU, WATARU ; KIMURA, FUMIHIRO ; MATSUMURA, YOICHI ; ITOU, MITSUMI</creatorcontrib><description>Provided is a semiconductor device (1), wherein: a lower side chip (20) has a square region (32), and a first connection terminal group (26) provided in a linear region (34) that includes a region that extends from the square region along one side; an upper side chip (10) has a second connection terminal group (12); and the upper side chip (10) and the lower side chip (20) are disposed so that at least portions of the first and second connection terminal groups (26, 12) overlap, at least portions of the first and second connection terminal groups (26, 12) being electrically connected to each other.
L'invention concerne un dispositif semi-conducteur (1) dans lequel : une puce côté inférieur (20) possède une région carrée (32), et un premier groupe de borne de connexion (26) disposé dans une région linéaire (34) qui comprend une région qui s'étend à partir de la région carrée le long d'un côté ; une puce côté supérieur (10) possède un second groupe de borne de connexion (12) ; et la puce côté supérieur (10) et la puce côté inférieur (20) sont disposées de telle sorte qu'au moins des parties des premier et second groupes de borne de connexion (26, 12) se superposent, au moins des parties des premier et second groupes de borne de connexion (26, 12) étant connectées électriquement les unes aux autres.</description><language>eng ; fre ; jpn</language><subject>BASIC ELECTRIC ELEMENTS ; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR ; ELECTRICITY ; SEMICONDUCTOR DEVICES</subject><creationdate>2014</creationdate><oa>free_for_read</oa><woscitedreferencessubscribed>false</woscitedreferencessubscribed></display><links><openurl>$$Topenurl_article</openurl><openurlfulltext>$$Topenurlfull_article</openurlfulltext><thumbnail>$$Tsyndetics_thumb_exl</thumbnail><linktohtml>$$Uhttps://worldwide.espacenet.com/publicationDetails/biblio?FT=D&date=20140814&DB=EPODOC&CC=WO&NR=2014122882A1$$EHTML$$P50$$Gepo$$Hfree_for_read</linktohtml><link.rule.ids>230,308,780,885,25562,76317</link.rule.ids><linktorsrc>$$Uhttps://worldwide.espacenet.com/publicationDetails/biblio?FT=D&date=20140814&DB=EPODOC&CC=WO&NR=2014122882A1$$EView_record_in_European_Patent_Office$$FView_record_in_$$GEuropean_Patent_Office$$Hfree_for_read</linktorsrc></links><search><creatorcontrib>SATOU, WATARU</creatorcontrib><creatorcontrib>KIMURA, FUMIHIRO</creatorcontrib><creatorcontrib>MATSUMURA, YOICHI</creatorcontrib><creatorcontrib>ITOU, MITSUMI</creatorcontrib><title>SEMICONDUCTOR DEVICE</title><description>Provided is a semiconductor device (1), wherein: a lower side chip (20) has a square region (32), and a first connection terminal group (26) provided in a linear region (34) that includes a region that extends from the square region along one side; an upper side chip (10) has a second connection terminal group (12); and the upper side chip (10) and the lower side chip (20) are disposed so that at least portions of the first and second connection terminal groups (26, 12) overlap, at least portions of the first and second connection terminal groups (26, 12) being electrically connected to each other.
L'invention concerne un dispositif semi-conducteur (1) dans lequel : une puce côté inférieur (20) possède une région carrée (32), et un premier groupe de borne de connexion (26) disposé dans une région linéaire (34) qui comprend une région qui s'étend à partir de la région carrée le long d'un côté ; une puce côté supérieur (10) possède un second groupe de borne de connexion (12) ; et la puce côté supérieur (10) et la puce côté inférieur (20) sont disposées de telle sorte qu'au moins des parties des premier et second groupes de borne de connexion (26, 12) se superposent, au moins des parties des premier et second groupes de borne de connexion (26, 12) étant connectées électriquement les unes aux autres.</description><subject>BASIC ELECTRIC ELEMENTS</subject><subject>ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR</subject><subject>ELECTRICITY</subject><subject>SEMICONDUCTOR DEVICES</subject><fulltext>true</fulltext><rsrctype>patent</rsrctype><creationdate>2014</creationdate><recordtype>patent</recordtype><sourceid>EVB</sourceid><recordid>eNrjZBAJdvX1dPb3cwl1DvEPUnBxDfN0duVhYE1LzClO5YXS3AzKbq4hzh66qQX58anFBYnJqXmpJfHh_kYGhiaGRkYWFkaOhsbEqQIA--4flg</recordid><startdate>20140814</startdate><enddate>20140814</enddate><creator>SATOU, WATARU</creator><creator>KIMURA, FUMIHIRO</creator><creator>MATSUMURA, YOICHI</creator><creator>ITOU, MITSUMI</creator><scope>EVB</scope></search><sort><creationdate>20140814</creationdate><title>SEMICONDUCTOR DEVICE</title><author>SATOU, WATARU ; KIMURA, FUMIHIRO ; MATSUMURA, YOICHI ; ITOU, MITSUMI</author></sort><facets><frbrtype>5</frbrtype><frbrgroupid>cdi_FETCH-epo_espacenet_WO2014122882A13</frbrgroupid><rsrctype>patents</rsrctype><prefilter>patents</prefilter><language>eng ; fre ; jpn</language><creationdate>2014</creationdate><topic>BASIC ELECTRIC ELEMENTS</topic><topic>ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR</topic><topic>ELECTRICITY</topic><topic>SEMICONDUCTOR DEVICES</topic><toplevel>online_resources</toplevel><creatorcontrib>SATOU, WATARU</creatorcontrib><creatorcontrib>KIMURA, FUMIHIRO</creatorcontrib><creatorcontrib>MATSUMURA, YOICHI</creatorcontrib><creatorcontrib>ITOU, MITSUMI</creatorcontrib><collection>esp@cenet</collection></facets><delivery><delcategory>Remote Search Resource</delcategory><fulltext>fulltext_linktorsrc</fulltext></delivery><addata><au>SATOU, WATARU</au><au>KIMURA, FUMIHIRO</au><au>MATSUMURA, YOICHI</au><au>ITOU, MITSUMI</au><format>patent</format><genre>patent</genre><ristype>GEN</ristype><title>SEMICONDUCTOR DEVICE</title><date>2014-08-14</date><risdate>2014</risdate><abstract>Provided is a semiconductor device (1), wherein: a lower side chip (20) has a square region (32), and a first connection terminal group (26) provided in a linear region (34) that includes a region that extends from the square region along one side; an upper side chip (10) has a second connection terminal group (12); and the upper side chip (10) and the lower side chip (20) are disposed so that at least portions of the first and second connection terminal groups (26, 12) overlap, at least portions of the first and second connection terminal groups (26, 12) being electrically connected to each other.
L'invention concerne un dispositif semi-conducteur (1) dans lequel : une puce côté inférieur (20) possède une région carrée (32), et un premier groupe de borne de connexion (26) disposé dans une région linéaire (34) qui comprend une région qui s'étend à partir de la région carrée le long d'un côté ; une puce côté supérieur (10) possède un second groupe de borne de connexion (12) ; et la puce côté supérieur (10) et la puce côté inférieur (20) sont disposées de telle sorte qu'au moins des parties des premier et second groupes de borne de connexion (26, 12) se superposent, au moins des parties des premier et second groupes de borne de connexion (26, 12) étant connectées électriquement les unes aux autres.</abstract><oa>free_for_read</oa></addata></record> |
| fulltext | fulltext_linktorsrc |
| identifier | |
| ispartof | |
| issn | |
| language | eng ; fre ; jpn |
| recordid | cdi_epo_espacenet_WO2014122882A1 |
| source | esp@cenet |
| subjects | BASIC ELECTRIC ELEMENTS ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR ELECTRICITY SEMICONDUCTOR DEVICES |
| title | SEMICONDUCTOR DEVICE |
| url | https://sfx.bib-bvb.de/sfx_tum?ctx_ver=Z39.88-2004&ctx_enc=info:ofi/enc:UTF-8&ctx_tim=2025-01-14T15%3A32%3A53IST&url_ver=Z39.88-2004&url_ctx_fmt=infofi/fmt:kev:mtx:ctx&rfr_id=info:sid/primo.exlibrisgroup.com:primo3-Article-epo_EVB&rft_val_fmt=info:ofi/fmt:kev:mtx:patent&rft.genre=patent&rft.au=SATOU,%20WATARU&rft.date=2014-08-14&rft_id=info:doi/&rft_dat=%3Cepo_EVB%3EWO2014122882A1%3C/epo_EVB%3E%3Curl%3E%3C/url%3E&disable_directlink=true&sfx.directlink=off&sfx.report_link=0&rft_id=info:oai/&rft_id=info:pmid/&rfr_iscdi=true |