CIRCUITRY AND METHOD FOR REDUCING AREA AND POWER OF A PIPELINE ADC

A pipeline ADC (analog-to-digital converter) (14) includes a residue amplifier (7) for applying a first residue signal (Vresl) to a first input of a residue amplifier (11A) and to an input of a sub-ADC (8) for resolving a predetermined number (m) of bits and producing a redundancy bit in response to the first residue signal. A level-shifting MDAC (9 A) converts the predetermined number of bits and the redundancy bit to an analog signal (10) on the a second input of the residue amplifier, which amplifies the difference between the first residue signal and the analog signal to generate a second residue signal (Vres2). The MDAC causes the residue amplifier to shift the second residue signal back within a predetermined voltage range (±Vref/2) by the end of the amplifying if the second residue signal is outside of the predetermined voltage range. Un CAN (convertisseur analogique-numérique) de type pipeline (14) comprend un amplificateur de résidus (7) permettant d'appliquer un premier signal résiduel (Vres1) à une première entrée d'un amplificateur de résidus (11A) et à une entrée d'un sous-CAN (8) permettant de résoudre un nombre prédéfini (m) de bits et de produire un bit de redondance en réponse au premier signal résiduel. Un CNAM à décalage de niveau (9A) convertit le nombre prédéfini de bits et le bit de redondance en un signal analogique (10) sur une seconde entrée de l'amplificateur de résidus, qui amplifie la différence entre le premier signal résiduel et le signal analogique de manière à produire un second signal résiduel (Vres2). Le CNAM amène l'amplificateur de résidus à ramener le second signal résiduel dans une plage de tension prédéfinie (±Vref/2) à la fin de l'amplification si le second signal résiduel se situe en dehors de la plage de tension prédéfinie.