PROGRAMMABLE CLOCK FREQUENCY DOUBLER DEVICE AND METHOD
The present invention discloses a device and method for use in a clocking requirement, wherein the device in accordance with the preferred embodiments of the present invention aids to synchronize in the event that there are two different clock sources. The device comprises; a means for receiving fre...
Gespeichert in:
Hauptverfasser: | , |
---|---|
Format: | Patent |
Sprache: | eng ; fre |
Schlagworte: | |
Online-Zugang: | Volltext bestellen |
Tags: |
Tag hinzufügen
Keine Tags, Fügen Sie den ersten Tag hinzu!
|
container_end_page | |
---|---|
container_issue | |
container_start_page | |
container_title | |
container_volume | |
creator | WEE, LEONG SON YUZMAN, YUSOFF |
description | The present invention discloses a device and method for use in a clocking requirement, wherein the device in accordance with the preferred embodiments of the present invention aids to synchronize in the event that there are two different clock sources. The device comprises; a means for receiving frequency input clock and derive output clock frequency; a means to convert serial to parallel data and configure first frequency doubler and output selector; a means for generating a primary clock as a reference signal; a means for receiving input signals frequency doublers and driving larger output load; and a means for selecting a plurality of doubled signals from a clock driver output.
La présente invention se rapporte à un dispositif et à un procédé destinés à être utilisés lors d'une exigence de cadencement, le dispositif selon les modes de réalisation préférés de la présente invention aidant à permettre une synchronisation dans le cas où il y a deux sources d'horloge différentes. Le dispositif comprend : un moyen destiné à recevoir une fréquence d'entrée d'horloge et trouver une fréquence d'horloge de sortie; un moyen destiné à convertir des données série en données parallèles et à configurer un premier doubleur de fréquence et un sélecteur de sortie; un moyen destiné à générer une horloge primaire en tant que signal de référence; un moyen destiné à recevoir des doubleurs de fréquence de signaux d'entrée et à commander une charge de sortie plus importante; et un moyen destiné à sélectionner une pluralité de signaux doublés à partir d'une sortie de circuit d'attaque d'horloge. |
format | Patent |
fullrecord | <record><control><sourceid>epo_EVB</sourceid><recordid>TN_cdi_epo_espacenet_WO2013154418A3</recordid><sourceformat>XML</sourceformat><sourcesystem>PC</sourcesystem><sourcerecordid>WO2013154418A3</sourcerecordid><originalsourceid>FETCH-epo_espacenet_WO2013154418A33</originalsourceid><addsrcrecordid>eNrjZDALCPJ3D3L09XV08nFVcPbxd_ZWcAtyDQx19XOOVHDxDwUKBym4uIZ5OrsqOPq5KPi6hnj4u_AwsKYl5hSn8kJpbgZlN9cQZw_d1IL8-NTigsTk1LzUkvhwfyMDQ2NDUxMTQwtHY2PiVAEAqSYosw</addsrcrecordid><sourcetype>Open Access Repository</sourcetype><iscdi>true</iscdi><recordtype>patent</recordtype></control><display><type>patent</type><title>PROGRAMMABLE CLOCK FREQUENCY DOUBLER DEVICE AND METHOD</title><source>esp@cenet</source><creator>WEE, LEONG SON ; YUZMAN, YUSOFF</creator><creatorcontrib>WEE, LEONG SON ; YUZMAN, YUSOFF</creatorcontrib><description>The present invention discloses a device and method for use in a clocking requirement, wherein the device in accordance with the preferred embodiments of the present invention aids to synchronize in the event that there are two different clock sources. The device comprises; a means for receiving frequency input clock and derive output clock frequency; a means to convert serial to parallel data and configure first frequency doubler and output selector; a means for generating a primary clock as a reference signal; a means for receiving input signals frequency doublers and driving larger output load; and a means for selecting a plurality of doubled signals from a clock driver output.
La présente invention se rapporte à un dispositif et à un procédé destinés à être utilisés lors d'une exigence de cadencement, le dispositif selon les modes de réalisation préférés de la présente invention aidant à permettre une synchronisation dans le cas où il y a deux sources d'horloge différentes. Le dispositif comprend : un moyen destiné à recevoir une fréquence d'entrée d'horloge et trouver une fréquence d'horloge de sortie; un moyen destiné à convertir des données série en données parallèles et à configurer un premier doubleur de fréquence et un sélecteur de sortie; un moyen destiné à générer une horloge primaire en tant que signal de référence; un moyen destiné à recevoir des doubleurs de fréquence de signaux d'entrée et à commander une charge de sortie plus importante; et un moyen destiné à sélectionner une pluralité de signaux doublés à partir d'une sortie de circuit d'attaque d'horloge.</description><language>eng ; fre</language><subject>AUTOMATIC CONTROL, STARTING, SYNCHRONISATION, OR STABILISATIONOF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES ; BASIC ELECTRONIC CIRCUITRY ; CALCULATING ; COMPUTING ; COUNTING ; ELECTRIC DIGITAL DATA PROCESSING ; ELECTRICITY ; PHYSICS ; PULSE TECHNIQUE</subject><creationdate>2013</creationdate><oa>free_for_read</oa><woscitedreferencessubscribed>false</woscitedreferencessubscribed></display><links><openurl>$$Topenurl_article</openurl><openurlfulltext>$$Topenurlfull_article</openurlfulltext><thumbnail>$$Tsyndetics_thumb_exl</thumbnail><linktohtml>$$Uhttps://worldwide.espacenet.com/publicationDetails/biblio?FT=D&date=20131205&DB=EPODOC&CC=WO&NR=2013154418A3$$EHTML$$P50$$Gepo$$Hfree_for_read</linktohtml><link.rule.ids>230,308,776,881,25543,76294</link.rule.ids><linktorsrc>$$Uhttps://worldwide.espacenet.com/publicationDetails/biblio?FT=D&date=20131205&DB=EPODOC&CC=WO&NR=2013154418A3$$EView_record_in_European_Patent_Office$$FView_record_in_$$GEuropean_Patent_Office$$Hfree_for_read</linktorsrc></links><search><creatorcontrib>WEE, LEONG SON</creatorcontrib><creatorcontrib>YUZMAN, YUSOFF</creatorcontrib><title>PROGRAMMABLE CLOCK FREQUENCY DOUBLER DEVICE AND METHOD</title><description>The present invention discloses a device and method for use in a clocking requirement, wherein the device in accordance with the preferred embodiments of the present invention aids to synchronize in the event that there are two different clock sources. The device comprises; a means for receiving frequency input clock and derive output clock frequency; a means to convert serial to parallel data and configure first frequency doubler and output selector; a means for generating a primary clock as a reference signal; a means for receiving input signals frequency doublers and driving larger output load; and a means for selecting a plurality of doubled signals from a clock driver output.
La présente invention se rapporte à un dispositif et à un procédé destinés à être utilisés lors d'une exigence de cadencement, le dispositif selon les modes de réalisation préférés de la présente invention aidant à permettre une synchronisation dans le cas où il y a deux sources d'horloge différentes. Le dispositif comprend : un moyen destiné à recevoir une fréquence d'entrée d'horloge et trouver une fréquence d'horloge de sortie; un moyen destiné à convertir des données série en données parallèles et à configurer un premier doubleur de fréquence et un sélecteur de sortie; un moyen destiné à générer une horloge primaire en tant que signal de référence; un moyen destiné à recevoir des doubleurs de fréquence de signaux d'entrée et à commander une charge de sortie plus importante; et un moyen destiné à sélectionner une pluralité de signaux doublés à partir d'une sortie de circuit d'attaque d'horloge.</description><subject>AUTOMATIC CONTROL, STARTING, SYNCHRONISATION, OR STABILISATIONOF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES</subject><subject>BASIC ELECTRONIC CIRCUITRY</subject><subject>CALCULATING</subject><subject>COMPUTING</subject><subject>COUNTING</subject><subject>ELECTRIC DIGITAL DATA PROCESSING</subject><subject>ELECTRICITY</subject><subject>PHYSICS</subject><subject>PULSE TECHNIQUE</subject><fulltext>true</fulltext><rsrctype>patent</rsrctype><creationdate>2013</creationdate><recordtype>patent</recordtype><sourceid>EVB</sourceid><recordid>eNrjZDALCPJ3D3L09XV08nFVcPbxd_ZWcAtyDQx19XOOVHDxDwUKBym4uIZ5OrsqOPq5KPi6hnj4u_AwsKYl5hSn8kJpbgZlN9cQZw_d1IL8-NTigsTk1LzUkvhwfyMDQ2NDUxMTQwtHY2PiVAEAqSYosw</recordid><startdate>20131205</startdate><enddate>20131205</enddate><creator>WEE, LEONG SON</creator><creator>YUZMAN, YUSOFF</creator><scope>EVB</scope></search><sort><creationdate>20131205</creationdate><title>PROGRAMMABLE CLOCK FREQUENCY DOUBLER DEVICE AND METHOD</title><author>WEE, LEONG SON ; YUZMAN, YUSOFF</author></sort><facets><frbrtype>5</frbrtype><frbrgroupid>cdi_FETCH-epo_espacenet_WO2013154418A33</frbrgroupid><rsrctype>patents</rsrctype><prefilter>patents</prefilter><language>eng ; fre</language><creationdate>2013</creationdate><topic>AUTOMATIC CONTROL, STARTING, SYNCHRONISATION, OR STABILISATIONOF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES</topic><topic>BASIC ELECTRONIC CIRCUITRY</topic><topic>CALCULATING</topic><topic>COMPUTING</topic><topic>COUNTING</topic><topic>ELECTRIC DIGITAL DATA PROCESSING</topic><topic>ELECTRICITY</topic><topic>PHYSICS</topic><topic>PULSE TECHNIQUE</topic><toplevel>online_resources</toplevel><creatorcontrib>WEE, LEONG SON</creatorcontrib><creatorcontrib>YUZMAN, YUSOFF</creatorcontrib><collection>esp@cenet</collection></facets><delivery><delcategory>Remote Search Resource</delcategory><fulltext>fulltext_linktorsrc</fulltext></delivery><addata><au>WEE, LEONG SON</au><au>YUZMAN, YUSOFF</au><format>patent</format><genre>patent</genre><ristype>GEN</ristype><title>PROGRAMMABLE CLOCK FREQUENCY DOUBLER DEVICE AND METHOD</title><date>2013-12-05</date><risdate>2013</risdate><abstract>The present invention discloses a device and method for use in a clocking requirement, wherein the device in accordance with the preferred embodiments of the present invention aids to synchronize in the event that there are two different clock sources. The device comprises; a means for receiving frequency input clock and derive output clock frequency; a means to convert serial to parallel data and configure first frequency doubler and output selector; a means for generating a primary clock as a reference signal; a means for receiving input signals frequency doublers and driving larger output load; and a means for selecting a plurality of doubled signals from a clock driver output.
La présente invention se rapporte à un dispositif et à un procédé destinés à être utilisés lors d'une exigence de cadencement, le dispositif selon les modes de réalisation préférés de la présente invention aidant à permettre une synchronisation dans le cas où il y a deux sources d'horloge différentes. Le dispositif comprend : un moyen destiné à recevoir une fréquence d'entrée d'horloge et trouver une fréquence d'horloge de sortie; un moyen destiné à convertir des données série en données parallèles et à configurer un premier doubleur de fréquence et un sélecteur de sortie; un moyen destiné à générer une horloge primaire en tant que signal de référence; un moyen destiné à recevoir des doubleurs de fréquence de signaux d'entrée et à commander une charge de sortie plus importante; et un moyen destiné à sélectionner une pluralité de signaux doublés à partir d'une sortie de circuit d'attaque d'horloge.</abstract><oa>free_for_read</oa></addata></record> |
fulltext | fulltext_linktorsrc |
identifier | |
ispartof | |
issn | |
language | eng ; fre |
recordid | cdi_epo_espacenet_WO2013154418A3 |
source | esp@cenet |
subjects | AUTOMATIC CONTROL, STARTING, SYNCHRONISATION, OR STABILISATIONOF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES BASIC ELECTRONIC CIRCUITRY CALCULATING COMPUTING COUNTING ELECTRIC DIGITAL DATA PROCESSING ELECTRICITY PHYSICS PULSE TECHNIQUE |
title | PROGRAMMABLE CLOCK FREQUENCY DOUBLER DEVICE AND METHOD |
url | https://sfx.bib-bvb.de/sfx_tum?ctx_ver=Z39.88-2004&ctx_enc=info:ofi/enc:UTF-8&ctx_tim=2025-01-23T04%3A21%3A16IST&url_ver=Z39.88-2004&url_ctx_fmt=infofi/fmt:kev:mtx:ctx&rfr_id=info:sid/primo.exlibrisgroup.com:primo3-Article-epo_EVB&rft_val_fmt=info:ofi/fmt:kev:mtx:patent&rft.genre=patent&rft.au=WEE,%20LEONG%20SON&rft.date=2013-12-05&rft_id=info:doi/&rft_dat=%3Cepo_EVB%3EWO2013154418A3%3C/epo_EVB%3E%3Curl%3E%3C/url%3E&disable_directlink=true&sfx.directlink=off&sfx.report_link=0&rft_id=info:oai/&rft_id=info:pmid/&rfr_iscdi=true |