SUBSTRATE FOR CHIP PACKAGES AND METHOD OF MANUFACTURING SUBSTRATE FOR CHIP PACKAGES

Provided are a substrate for chip packages and a method of manufacturing the same, the substrate for chip packages, including: a circuit pattern layer which has a bonding area on its one surface and a contact area on its another surface, and is formed of brass; and an insulation layer which is adhered to one surface of the circuit pattern layer. In accordance with the present invention, the circuit pattern layer of the substrate for chip packages is formed of brass, and thus unlike a conventional substrate, in the contact area of the substrate for chip packages, it would be unnecessary to form the plated layer on the circuit pattern layer. Thus, it is advantageous that the production cost for a product of the substrate for chip packages can be reduced. L'invention concerne un substrat pour boîtiers de puces et son procédé de fabrication. Le substrat pour boîtiers de puces comprend: une couche de motifs de circuit en laiton présentant une zone de liaison sur une de ses surfaces, et une zone de contact sur l'autre surface; et une couche isolante fixée à une surface de la couche de motifs de circuit. Selon l'invention, la couche de motifs de circuit du substrat pour boîtiers de puces est en laiton, ce qui rend superflue la formation de la couche plaquée dans la zone de contact du substrat pour boîtiers de puces, à la différence d'un substrat classique. Cela présente l'avantage de réduire le coût de fabrication d'un produit du substrat pour boîtiers de puces.