COMBINED DATA LEVEL-SHIFTER AND DE-SKEWER

COMBINED DATA LEVEL-SHIFTER AND DE-SKEWER

Various embodiments of this disclosure may describe a circuit for transmitting data from a transmitting region of an integrated circuit to a receiving region of the integrated circuit. The circuit may level-shift the data to the appropriate voltage level and may have good tolerance to clock skews. O...

Ausführliche Beschreibung

Gespeichert in:
Bibliographische Detailangaben
Hauptverfasser: WALTERS, BRANDON, CHHEDA, MAHESH MAHESH, SMITS, KENNETH KEN, LI, SHENGGAO, HELDER, EDWARD ED
Format: Patent
Sprache:eng ; fre
Online-Zugang:Volltext bestellen
Tags: Tag hinzufügen
Keine Tags, Fügen Sie den ersten Tag hinzu!
container_end_page
container_issue
container_start_page
container_title
container_volume
creator WALTERS, BRANDON
CHHEDA, MAHESH MAHESH
SMITS, KENNETH KEN
LI, SHENGGAO
HELDER, EDWARD ED
description Various embodiments of this disclosure may describe a circuit for transmitting data from a transmitting region of an integrated circuit to a receiving region of the integrated circuit. The circuit may level-shift the data to the appropriate voltage level and may have good tolerance to clock skews. Other embodiments, including an integrated circuit having the circuit or a system with the integrated circuit, may also be disclosed or claimed. Différents modes de réalisation de la présente invention ont trait à un circuit qui permet de transmettre des données depuis une région de transmission d'un circuit intégré jusqu'à une région de réception du circuit intégré. Ledit circuit peut effectuer un décalage de niveau sur les données afin d'obtenir le niveau de tension approprié et il peut présenter une bonne tolérance aux désalignements d'horloge. La présente invention concerne également un circuit intégré comportant le circuit ou un système muni du circuit intégré.
format Patent
fullrecord <record><control><sourceid>epo_EVB</sourceid><recordid>TN_cdi_epo_espacenet_WO2012134685A2</recordid><sourceformat>XML</sourceformat><sourcesystem>PC</sourcesystem><sourcerecordid>WO2012134685A2</sourcerecordid><originalsourceid>FETCH-epo_espacenet_WO2012134685A23</originalsourceid><addsrcrecordid>eNrjZNB09vd18vRzdVFwcQxxVPBxDXP10Q328HQLcQ1ScPQDCrvqBnu7hrsG8TCwpiXmFKfyQmluBmU31xBnD93Ugvz41OKCxOTUvNSS-HB_IwNDI0NjEzMLU0cjY-JUAQCVNSTx</addsrcrecordid><sourcetype>Open Access Repository</sourcetype><iscdi>true</iscdi><recordtype>patent</recordtype></control><display><type>patent</type><title>COMBINED DATA LEVEL-SHIFTER AND DE-SKEWER</title><source>esp@cenet</source><creator>WALTERS, BRANDON ; CHHEDA, MAHESH MAHESH ; SMITS, KENNETH KEN ; LI, SHENGGAO ; HELDER, EDWARD ED</creator><creatorcontrib>WALTERS, BRANDON ; CHHEDA, MAHESH MAHESH ; SMITS, KENNETH KEN ; LI, SHENGGAO ; HELDER, EDWARD ED</creatorcontrib><description>Various embodiments of this disclosure may describe a circuit for transmitting data from a transmitting region of an integrated circuit to a receiving region of the integrated circuit. The circuit may level-shift the data to the appropriate voltage level and may have good tolerance to clock skews. Other embodiments, including an integrated circuit having the circuit or a system with the integrated circuit, may also be disclosed or claimed. Différents modes de réalisation de la présente invention ont trait à un circuit qui permet de transmettre des données depuis une région de transmission d'un circuit intégré jusqu'à une région de réception du circuit intégré. Ledit circuit peut effectuer un décalage de niveau sur les données afin d'obtenir le niveau de tension approprié et il peut présenter une bonne tolérance aux désalignements d'horloge. La présente invention concerne également un circuit intégré comportant le circuit ou un système muni du circuit intégré.</description><language>eng ; fre</language><creationdate>2012</creationdate><oa>free_for_read</oa><woscitedreferencessubscribed>false</woscitedreferencessubscribed></display><links><openurl>$$Topenurl_article</openurl><openurlfulltext>$$Topenurlfull_article</openurlfulltext><thumbnail>$$Tsyndetics_thumb_exl</thumbnail><linktohtml>$$Uhttps://worldwide.espacenet.com/publicationDetails/biblio?FT=D&amp;date=20121004&amp;DB=EPODOC&amp;CC=WO&amp;NR=2012134685A2$$EHTML$$P50$$Gepo$$Hfree_for_read</linktohtml><link.rule.ids>230,308,776,881,25543,76294</link.rule.ids><linktorsrc>$$Uhttps://worldwide.espacenet.com/publicationDetails/biblio?FT=D&amp;date=20121004&amp;DB=EPODOC&amp;CC=WO&amp;NR=2012134685A2$$EView_record_in_European_Patent_Office$$FView_record_in_$$GEuropean_Patent_Office$$Hfree_for_read</linktorsrc></links><search><creatorcontrib>WALTERS, BRANDON</creatorcontrib><creatorcontrib>CHHEDA, MAHESH MAHESH</creatorcontrib><creatorcontrib>SMITS, KENNETH KEN</creatorcontrib><creatorcontrib>LI, SHENGGAO</creatorcontrib><creatorcontrib>HELDER, EDWARD ED</creatorcontrib><title>COMBINED DATA LEVEL-SHIFTER AND DE-SKEWER</title><description>Various embodiments of this disclosure may describe a circuit for transmitting data from a transmitting region of an integrated circuit to a receiving region of the integrated circuit. The circuit may level-shift the data to the appropriate voltage level and may have good tolerance to clock skews. Other embodiments, including an integrated circuit having the circuit or a system with the integrated circuit, may also be disclosed or claimed. Différents modes de réalisation de la présente invention ont trait à un circuit qui permet de transmettre des données depuis une région de transmission d'un circuit intégré jusqu'à une région de réception du circuit intégré. Ledit circuit peut effectuer un décalage de niveau sur les données afin d'obtenir le niveau de tension approprié et il peut présenter une bonne tolérance aux désalignements d'horloge. La présente invention concerne également un circuit intégré comportant le circuit ou un système muni du circuit intégré.</description><fulltext>true</fulltext><rsrctype>patent</rsrctype><creationdate>2012</creationdate><recordtype>patent</recordtype><sourceid>EVB</sourceid><recordid>eNrjZNB09vd18vRzdVFwcQxxVPBxDXP10Q328HQLcQ1ScPQDCrvqBnu7hrsG8TCwpiXmFKfyQmluBmU31xBnD93Ugvz41OKCxOTUvNSS-HB_IwNDI0NjEzMLU0cjY-JUAQCVNSTx</recordid><startdate>20121004</startdate><enddate>20121004</enddate><creator>WALTERS, BRANDON</creator><creator>CHHEDA, MAHESH MAHESH</creator><creator>SMITS, KENNETH KEN</creator><creator>LI, SHENGGAO</creator><creator>HELDER, EDWARD ED</creator><scope>EVB</scope></search><sort><creationdate>20121004</creationdate><title>COMBINED DATA LEVEL-SHIFTER AND DE-SKEWER</title><author>WALTERS, BRANDON ; CHHEDA, MAHESH MAHESH ; SMITS, KENNETH KEN ; LI, SHENGGAO ; HELDER, EDWARD ED</author></sort><facets><frbrtype>5</frbrtype><frbrgroupid>cdi_FETCH-epo_espacenet_WO2012134685A23</frbrgroupid><rsrctype>patents</rsrctype><prefilter>patents</prefilter><language>eng ; fre</language><creationdate>2012</creationdate><toplevel>online_resources</toplevel><creatorcontrib>WALTERS, BRANDON</creatorcontrib><creatorcontrib>CHHEDA, MAHESH MAHESH</creatorcontrib><creatorcontrib>SMITS, KENNETH KEN</creatorcontrib><creatorcontrib>LI, SHENGGAO</creatorcontrib><creatorcontrib>HELDER, EDWARD ED</creatorcontrib><collection>esp@cenet</collection></facets><delivery><delcategory>Remote Search Resource</delcategory><fulltext>fulltext_linktorsrc</fulltext></delivery><addata><au>WALTERS, BRANDON</au><au>CHHEDA, MAHESH MAHESH</au><au>SMITS, KENNETH KEN</au><au>LI, SHENGGAO</au><au>HELDER, EDWARD ED</au><format>patent</format><genre>patent</genre><ristype>GEN</ristype><title>COMBINED DATA LEVEL-SHIFTER AND DE-SKEWER</title><date>2012-10-04</date><risdate>2012</risdate><abstract>Various embodiments of this disclosure may describe a circuit for transmitting data from a transmitting region of an integrated circuit to a receiving region of the integrated circuit. The circuit may level-shift the data to the appropriate voltage level and may have good tolerance to clock skews. Other embodiments, including an integrated circuit having the circuit or a system with the integrated circuit, may also be disclosed or claimed. Différents modes de réalisation de la présente invention ont trait à un circuit qui permet de transmettre des données depuis une région de transmission d'un circuit intégré jusqu'à une région de réception du circuit intégré. Ledit circuit peut effectuer un décalage de niveau sur les données afin d'obtenir le niveau de tension approprié et il peut présenter une bonne tolérance aux désalignements d'horloge. La présente invention concerne également un circuit intégré comportant le circuit ou un système muni du circuit intégré.</abstract><oa>free_for_read</oa></addata></record>
fulltext fulltext_linktorsrc
identifier
ispartof
issn
language eng ; fre
recordid cdi_epo_espacenet_WO2012134685A2
source esp@cenet
title COMBINED DATA LEVEL-SHIFTER AND DE-SKEWER
url https://sfx.bib-bvb.de/sfx_tum?ctx_ver=Z39.88-2004&ctx_enc=info:ofi/enc:UTF-8&ctx_tim=2025-01-21T10%3A48%3A31IST&url_ver=Z39.88-2004&url_ctx_fmt=infofi/fmt:kev:mtx:ctx&rfr_id=info:sid/primo.exlibrisgroup.com:primo3-Article-epo_EVB&rft_val_fmt=info:ofi/fmt:kev:mtx:patent&rft.genre=patent&rft.au=WALTERS,%20BRANDON&rft.date=2012-10-04&rft_id=info:doi/&rft_dat=%3Cepo_EVB%3EWO2012134685A2%3C/epo_EVB%3E%3Curl%3E%3C/url%3E&disable_directlink=true&sfx.directlink=off&sfx.report_link=0&rft_id=info:oai/&rft_id=info:pmid/&rfr_iscdi=true