DYNAMIC FEEDBACK-CONTROLLED OUTPUT DRIVER WITH MINIMUM SLEW RATE VARIATION FROM PROCESS, TEMPERATURE AND SUPPLY

In examples, apparatus and methods are provided that mitigate buffer slew rate variations due to variations in output capacitive loading, a fabrication process, a voltage, and/or a temperature (PVT). An exemplary embodiment includes an inverting buffer having an input and an output, as well as an active resistance series-coupled with a capacitor between the input and the output. The resistance of the active resistance varies based on a variation in a fabrication process, a voltage, and/or temperature. The active resistance can be a passgate. In another example, a CMOS inverter's output is coupled to the input of the inverting buffer, and two series-coupled inverting buffers are coupled between the input of the CMOS inverter and the output of the inverting buffer. La présente invention concerne des dispositifs et des procédés permettant d'atténuer les variations de la vitesse de balayage de tampons dues à des variations dans une charge capacitive de sortie, un procédé de fabrication, une tension, et/ou une température (PVT). Un mode de réalisation donné à titre d'exemple comprend un tampon inverseur ayant une entrée et une sortie, ainsi qu'une résistance active couplée en série à un condensateur entre l'entrée et la sortie. La résistance de la résistance active varie en fonction d'une variation dans un procédé de fabrication, une tension, et/ou une température. La résistance active peut être une porte de régulation. Dans un autre exemple, une sortie d'inverseur CMOS est couplée à l'entrée du tampon inverseur, et deux tampons inverseurs couplés en série sont couplés entre l'entrée de l'inverseur CMOS et la sortie du tampon inverseur. Dawing: Fig. 4: 400 Circuit d'attaque