SELECTIVE DIE ELECTRICAL INSULATION ADDITIVE PROCESS

SELECTIVE DIE ELECTRICAL INSULATION ADDITIVE PROCESS

Additive processes are employed for electrically insulating selected surface regions on a stack of die; and methods for electrically interconnecting die in a stack of die, include additive processes for electrically insulating selected surface regions of the die. Regions that are not insulated accor...

Ausführliche Beschreibung

Gespeichert in:
Bibliographische Detailangaben
1. Verfasser: LEAL, JEFFREY, S
Format: Patent
Sprache:eng ; fre
Schlagworte:
BASIC ELECTRIC ELEMENTS
ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
ELECTRICITY
SEMICONDUCTOR DEVICES
Online-Zugang:Volltext bestellen
Tags: Tag hinzufügen
Keine Tags, Fügen Sie den ersten Tag hinzu!
container_end_page
container_issue
container_start_page
container_title
container_volume
creator LEAL, JEFFREY, S
description Additive processes are employed for electrically insulating selected surface regions on a stack of die; and methods for electrically interconnecting die in a stack of die, include additive processes for electrically insulating selected surface regions of the die. Regions that are not insulated according to the invention are available for electrical connection using electrically conductive material applied in flowable form to make electrically conductive traces. La présente invention a trait à des procédés additifs qui sont employés pour isoler électriquement des zones de surface sélectionnées sur une pile de puces ; et à des procédés permettant d'interconnecter électriquement une puce dans une pile de puces, qui incluent les procédés additifs permettant d'isoler électriquement des zones de surface sélectionnées de la puce. Les zones qui ne sont pas isolées selon la présente invention peuvent servir à établir une connexion électrique en utilisant un matériau électroconducteur appliqué sous forme liquide afin de réaliser des traces électroconductrices.
format Patent
fullrecord <record><control><sourceid>epo_EVB</sourceid><recordid>TN_cdi_epo_espacenet_WO2011056668A2</recordid><sourceformat>XML</sourceformat><sourcesystem>PC</sourcesystem><sourcerecordid>WO2011056668A2</sourcerecordid><originalsourceid>FETCH-epo_espacenet_WO2011056668A23</originalsourceid><addsrcrecordid>eNrjZDAJdvVxdQ7xDHNVcPF0VQBzgjydHX0UPP2CQ30cQzz9_RQcXVw8wUoCgvydXYODeRhY0xJzilN5oTQ3g7Kba4izh25qQX58anFBYnJqXmpJfLi_kYGhoYGpmZmZhaORMXGqAG5XKHA</addsrcrecordid><sourcetype>Open Access Repository</sourcetype><iscdi>true</iscdi><recordtype>patent</recordtype></control><display><type>patent</type><title>SELECTIVE DIE ELECTRICAL INSULATION ADDITIVE PROCESS</title><source>esp@cenet</source><creator>LEAL, JEFFREY, S</creator><creatorcontrib>LEAL, JEFFREY, S</creatorcontrib><description>Additive processes are employed for electrically insulating selected surface regions on a stack of die; and methods for electrically interconnecting die in a stack of die, include additive processes for electrically insulating selected surface regions of the die. Regions that are not insulated according to the invention are available for electrical connection using electrically conductive material applied in flowable form to make electrically conductive traces. La présente invention a trait à des procédés additifs qui sont employés pour isoler électriquement des zones de surface sélectionnées sur une pile de puces ; et à des procédés permettant d'interconnecter électriquement une puce dans une pile de puces, qui incluent les procédés additifs permettant d'isoler électriquement des zones de surface sélectionnées de la puce. Les zones qui ne sont pas isolées selon la présente invention peuvent servir à établir une connexion électrique en utilisant un matériau électroconducteur appliqué sous forme liquide afin de réaliser des traces électroconductrices.</description><language>eng ; fre</language><subject>BASIC ELECTRIC ELEMENTS ; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR ; ELECTRICITY ; SEMICONDUCTOR DEVICES</subject><creationdate>2011</creationdate><oa>free_for_read</oa><woscitedreferencessubscribed>false</woscitedreferencessubscribed></display><links><openurl>$$Topenurl_article</openurl><openurlfulltext>$$Topenurlfull_article</openurlfulltext><thumbnail>$$Tsyndetics_thumb_exl</thumbnail><linktohtml>$$Uhttps://worldwide.espacenet.com/publicationDetails/biblio?FT=D&amp;date=20110512&amp;DB=EPODOC&amp;CC=WO&amp;NR=2011056668A2$$EHTML$$P50$$Gepo$$Hfree_for_read</linktohtml><link.rule.ids>230,308,780,885,25564,76547</link.rule.ids><linktorsrc>$$Uhttps://worldwide.espacenet.com/publicationDetails/biblio?FT=D&amp;date=20110512&amp;DB=EPODOC&amp;CC=WO&amp;NR=2011056668A2$$EView_record_in_European_Patent_Office$$FView_record_in_$$GEuropean_Patent_Office$$Hfree_for_read</linktorsrc></links><search><creatorcontrib>LEAL, JEFFREY, S</creatorcontrib><title>SELECTIVE DIE ELECTRICAL INSULATION ADDITIVE PROCESS</title><description>Additive processes are employed for electrically insulating selected surface regions on a stack of die; and methods for electrically interconnecting die in a stack of die, include additive processes for electrically insulating selected surface regions of the die. Regions that are not insulated according to the invention are available for electrical connection using electrically conductive material applied in flowable form to make electrically conductive traces. La présente invention a trait à des procédés additifs qui sont employés pour isoler électriquement des zones de surface sélectionnées sur une pile de puces ; et à des procédés permettant d'interconnecter électriquement une puce dans une pile de puces, qui incluent les procédés additifs permettant d'isoler électriquement des zones de surface sélectionnées de la puce. Les zones qui ne sont pas isolées selon la présente invention peuvent servir à établir une connexion électrique en utilisant un matériau électroconducteur appliqué sous forme liquide afin de réaliser des traces électroconductrices.</description><subject>BASIC ELECTRIC ELEMENTS</subject><subject>ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR</subject><subject>ELECTRICITY</subject><subject>SEMICONDUCTOR DEVICES</subject><fulltext>true</fulltext><rsrctype>patent</rsrctype><creationdate>2011</creationdate><recordtype>patent</recordtype><sourceid>EVB</sourceid><recordid>eNrjZDAJdvVxdQ7xDHNVcPF0VQBzgjydHX0UPP2CQ30cQzz9_RQcXVw8wUoCgvydXYODeRhY0xJzilN5oTQ3g7Kba4izh25qQX58anFBYnJqXmpJfLi_kYGhoYGpmZmZhaORMXGqAG5XKHA</recordid><startdate>20110512</startdate><enddate>20110512</enddate><creator>LEAL, JEFFREY, S</creator><scope>EVB</scope></search><sort><creationdate>20110512</creationdate><title>SELECTIVE DIE ELECTRICAL INSULATION ADDITIVE PROCESS</title><author>LEAL, JEFFREY, S</author></sort><facets><frbrtype>5</frbrtype><frbrgroupid>cdi_FETCH-epo_espacenet_WO2011056668A23</frbrgroupid><rsrctype>patents</rsrctype><prefilter>patents</prefilter><language>eng ; fre</language><creationdate>2011</creationdate><topic>BASIC ELECTRIC ELEMENTS</topic><topic>ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR</topic><topic>ELECTRICITY</topic><topic>SEMICONDUCTOR DEVICES</topic><toplevel>online_resources</toplevel><creatorcontrib>LEAL, JEFFREY, S</creatorcontrib><collection>esp@cenet</collection></facets><delivery><delcategory>Remote Search Resource</delcategory><fulltext>fulltext_linktorsrc</fulltext></delivery><addata><au>LEAL, JEFFREY, S</au><format>patent</format><genre>patent</genre><ristype>GEN</ristype><title>SELECTIVE DIE ELECTRICAL INSULATION ADDITIVE PROCESS</title><date>2011-05-12</date><risdate>2011</risdate><abstract>Additive processes are employed for electrically insulating selected surface regions on a stack of die; and methods for electrically interconnecting die in a stack of die, include additive processes for electrically insulating selected surface regions of the die. Regions that are not insulated according to the invention are available for electrical connection using electrically conductive material applied in flowable form to make electrically conductive traces. La présente invention a trait à des procédés additifs qui sont employés pour isoler électriquement des zones de surface sélectionnées sur une pile de puces ; et à des procédés permettant d'interconnecter électriquement une puce dans une pile de puces, qui incluent les procédés additifs permettant d'isoler électriquement des zones de surface sélectionnées de la puce. Les zones qui ne sont pas isolées selon la présente invention peuvent servir à établir une connexion électrique en utilisant un matériau électroconducteur appliqué sous forme liquide afin de réaliser des traces électroconductrices.</abstract><oa>free_for_read</oa></addata></record>
fulltext fulltext_linktorsrc
identifier
ispartof
issn
language eng ; fre
recordid cdi_epo_espacenet_WO2011056668A2
source esp@cenet
subjects BASIC ELECTRIC ELEMENTS
ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
ELECTRICITY
SEMICONDUCTOR DEVICES
title SELECTIVE DIE ELECTRICAL INSULATION ADDITIVE PROCESS
url https://sfx.bib-bvb.de/sfx_tum?ctx_ver=Z39.88-2004&ctx_enc=info:ofi/enc:UTF-8&ctx_tim=2024-12-26T15%3A40%3A51IST&url_ver=Z39.88-2004&url_ctx_fmt=infofi/fmt:kev:mtx:ctx&rfr_id=info:sid/primo.exlibrisgroup.com:primo3-Article-epo_EVB&rft_val_fmt=info:ofi/fmt:kev:mtx:patent&rft.genre=patent&rft.au=LEAL,%20JEFFREY,%20S&rft.date=2011-05-12&rft_id=info:doi/&rft_dat=%3Cepo_EVB%3EWO2011056668A2%3C/epo_EVB%3E%3Curl%3E%3C/url%3E&disable_directlink=true&sfx.directlink=off&sfx.report_link=0&rft_id=info:oai/&rft_id=info:pmid/&rfr_iscdi=true