MEMORY DEVICE HAVING INTEGRAL INSTRUCTION BUFFER

MEMORY DEVICE HAVING INTEGRAL INSTRUCTION BUFFER

A dynamic random access memory integrated circuit (30) includes an interface to a serial interconnect (26), where the interface is configured to receive a plurality of memory access instructions over the serial interconnect (26), and a buffer (32) configured to store the plurality of memory access i...

Ausführliche Beschreibung

Gespeichert in:
Bibliographische Detailangaben
Hauptverfasser: KUUSILINNA, KIMMO, KALERVO, NIKARA, JARI, ANTERO, AHO, EERO, TAPANI
Format: Patent
Sprache:eng ; fre
Schlagworte:
CALCULATING
COMPUTING
COUNTING
ELECTRIC DIGITAL DATA PROCESSING
INFORMATION STORAGE
PHYSICS
STATIC STORES
Online-Zugang:Volltext bestellen
Tags: Tag hinzufügen
Keine Tags, Fügen Sie den ersten Tag hinzu!
container_end_page
container_issue
container_start_page
container_title
container_volume
creator KUUSILINNA, KIMMO, KALERVO
NIKARA, JARI, ANTERO
AHO, EERO, TAPANI
description A dynamic random access memory integrated circuit (30) includes an interface to a serial interconnect (26), where the interface is configured to receive a plurality of memory access instructions over the serial interconnect (26), and a buffer (32) configured to store the plurality of memory access instructions prior to execution of the buffered memory access instructions by the dynamic random access memory integrated circuit. The memory access instructions are received over at least one serial link that forms the serial interconnect, and the at least one serial link may be a shared bi-directional serial link or a uni-directional serial link. L'invention concerne un circuit intégré (30) de mémoire dynamique à accès aléatoire comprenant une interface destinée à une interconnexion sérielle (26), ladite interface étant configurée pour recevoir une pluralité d'instructions d'accès mémoire sur l'interconnexion sérielle (26), et un tampon (32) configuré pour stocker la pluralité d'instructions d'accès mémoire avant l'exécution des instructions d'accès mémoire mises en tampon au moyen du circuit intégré de mémoire dynamique à accès aléatoire. Les instructions d'accès mémoire sont reçues sur au moins une liaison sérielle qui forme l'interconnexion sérielle, la liaison sérielle pouvant être une liaison sérielle bidirectionnelle partagée ou une liaison sérielle unidirectionnelle.
format Patent
fullrecord <record><control><sourceid>epo_EVB</sourceid><recordid>TN_cdi_epo_espacenet_WO2010139850A1</recordid><sourceformat>XML</sourceformat><sourcesystem>PC</sourcesystem><sourcerecordid>WO2010139850A1</sourcerecordid><originalsourceid>FETCH-epo_espacenet_WO2010139850A13</originalsourceid><addsrcrecordid>eNrjZDDwdfX1D4pUcHEN83R2VfBwDPP0c1fw9AtxdQ9y9AEygkOCQp1DPP39FJxC3dxcg3gYWNMSc4pTeaE0N4Oym2uIs4duakF-fGpxQWJyal5qSXy4v5GBoYGhsaWFqYGjoTFxqgDXrSdZ</addsrcrecordid><sourcetype>Open Access Repository</sourcetype><iscdi>true</iscdi><recordtype>patent</recordtype></control><display><type>patent</type><title>MEMORY DEVICE HAVING INTEGRAL INSTRUCTION BUFFER</title><source>esp@cenet</source><creator>KUUSILINNA, KIMMO, KALERVO ; NIKARA, JARI, ANTERO ; AHO, EERO, TAPANI</creator><creatorcontrib>KUUSILINNA, KIMMO, KALERVO ; NIKARA, JARI, ANTERO ; AHO, EERO, TAPANI</creatorcontrib><description>A dynamic random access memory integrated circuit (30) includes an interface to a serial interconnect (26), where the interface is configured to receive a plurality of memory access instructions over the serial interconnect (26), and a buffer (32) configured to store the plurality of memory access instructions prior to execution of the buffered memory access instructions by the dynamic random access memory integrated circuit. The memory access instructions are received over at least one serial link that forms the serial interconnect, and the at least one serial link may be a shared bi-directional serial link or a uni-directional serial link. L'invention concerne un circuit intégré (30) de mémoire dynamique à accès aléatoire comprenant une interface destinée à une interconnexion sérielle (26), ladite interface étant configurée pour recevoir une pluralité d'instructions d'accès mémoire sur l'interconnexion sérielle (26), et un tampon (32) configuré pour stocker la pluralité d'instructions d'accès mémoire avant l'exécution des instructions d'accès mémoire mises en tampon au moyen du circuit intégré de mémoire dynamique à accès aléatoire. Les instructions d'accès mémoire sont reçues sur au moins une liaison sérielle qui forme l'interconnexion sérielle, la liaison sérielle pouvant être une liaison sérielle bidirectionnelle partagée ou une liaison sérielle unidirectionnelle.</description><language>eng ; fre</language><subject>CALCULATING ; COMPUTING ; COUNTING ; ELECTRIC DIGITAL DATA PROCESSING ; INFORMATION STORAGE ; PHYSICS ; STATIC STORES</subject><creationdate>2010</creationdate><oa>free_for_read</oa><woscitedreferencessubscribed>false</woscitedreferencessubscribed></display><links><openurl>$$Topenurl_article</openurl><openurlfulltext>$$Topenurlfull_article</openurlfulltext><thumbnail>$$Tsyndetics_thumb_exl</thumbnail><linktohtml>$$Uhttps://worldwide.espacenet.com/publicationDetails/biblio?FT=D&amp;date=20101209&amp;DB=EPODOC&amp;CC=WO&amp;NR=2010139850A1$$EHTML$$P50$$Gepo$$Hfree_for_read</linktohtml><link.rule.ids>230,308,780,885,25564,76547</link.rule.ids><linktorsrc>$$Uhttps://worldwide.espacenet.com/publicationDetails/biblio?FT=D&amp;date=20101209&amp;DB=EPODOC&amp;CC=WO&amp;NR=2010139850A1$$EView_record_in_European_Patent_Office$$FView_record_in_$$GEuropean_Patent_Office$$Hfree_for_read</linktorsrc></links><search><creatorcontrib>KUUSILINNA, KIMMO, KALERVO</creatorcontrib><creatorcontrib>NIKARA, JARI, ANTERO</creatorcontrib><creatorcontrib>AHO, EERO, TAPANI</creatorcontrib><title>MEMORY DEVICE HAVING INTEGRAL INSTRUCTION BUFFER</title><description>A dynamic random access memory integrated circuit (30) includes an interface to a serial interconnect (26), where the interface is configured to receive a plurality of memory access instructions over the serial interconnect (26), and a buffer (32) configured to store the plurality of memory access instructions prior to execution of the buffered memory access instructions by the dynamic random access memory integrated circuit. The memory access instructions are received over at least one serial link that forms the serial interconnect, and the at least one serial link may be a shared bi-directional serial link or a uni-directional serial link. L'invention concerne un circuit intégré (30) de mémoire dynamique à accès aléatoire comprenant une interface destinée à une interconnexion sérielle (26), ladite interface étant configurée pour recevoir une pluralité d'instructions d'accès mémoire sur l'interconnexion sérielle (26), et un tampon (32) configuré pour stocker la pluralité d'instructions d'accès mémoire avant l'exécution des instructions d'accès mémoire mises en tampon au moyen du circuit intégré de mémoire dynamique à accès aléatoire. Les instructions d'accès mémoire sont reçues sur au moins une liaison sérielle qui forme l'interconnexion sérielle, la liaison sérielle pouvant être une liaison sérielle bidirectionnelle partagée ou une liaison sérielle unidirectionnelle.</description><subject>CALCULATING</subject><subject>COMPUTING</subject><subject>COUNTING</subject><subject>ELECTRIC DIGITAL DATA PROCESSING</subject><subject>INFORMATION STORAGE</subject><subject>PHYSICS</subject><subject>STATIC STORES</subject><fulltext>true</fulltext><rsrctype>patent</rsrctype><creationdate>2010</creationdate><recordtype>patent</recordtype><sourceid>EVB</sourceid><recordid>eNrjZDDwdfX1D4pUcHEN83R2VfBwDPP0c1fw9AtxdQ9y9AEygkOCQp1DPP39FJxC3dxcg3gYWNMSc4pTeaE0N4Oym2uIs4duakF-fGpxQWJyal5qSXy4v5GBoYGhsaWFqYGjoTFxqgDXrSdZ</recordid><startdate>20101209</startdate><enddate>20101209</enddate><creator>KUUSILINNA, KIMMO, KALERVO</creator><creator>NIKARA, JARI, ANTERO</creator><creator>AHO, EERO, TAPANI</creator><scope>EVB</scope></search><sort><creationdate>20101209</creationdate><title>MEMORY DEVICE HAVING INTEGRAL INSTRUCTION BUFFER</title><author>KUUSILINNA, KIMMO, KALERVO ; NIKARA, JARI, ANTERO ; AHO, EERO, TAPANI</author></sort><facets><frbrtype>5</frbrtype><frbrgroupid>cdi_FETCH-epo_espacenet_WO2010139850A13</frbrgroupid><rsrctype>patents</rsrctype><prefilter>patents</prefilter><language>eng ; fre</language><creationdate>2010</creationdate><topic>CALCULATING</topic><topic>COMPUTING</topic><topic>COUNTING</topic><topic>ELECTRIC DIGITAL DATA PROCESSING</topic><topic>INFORMATION STORAGE</topic><topic>PHYSICS</topic><topic>STATIC STORES</topic><toplevel>online_resources</toplevel><creatorcontrib>KUUSILINNA, KIMMO, KALERVO</creatorcontrib><creatorcontrib>NIKARA, JARI, ANTERO</creatorcontrib><creatorcontrib>AHO, EERO, TAPANI</creatorcontrib><collection>esp@cenet</collection></facets><delivery><delcategory>Remote Search Resource</delcategory><fulltext>fulltext_linktorsrc</fulltext></delivery><addata><au>KUUSILINNA, KIMMO, KALERVO</au><au>NIKARA, JARI, ANTERO</au><au>AHO, EERO, TAPANI</au><format>patent</format><genre>patent</genre><ristype>GEN</ristype><title>MEMORY DEVICE HAVING INTEGRAL INSTRUCTION BUFFER</title><date>2010-12-09</date><risdate>2010</risdate><abstract>A dynamic random access memory integrated circuit (30) includes an interface to a serial interconnect (26), where the interface is configured to receive a plurality of memory access instructions over the serial interconnect (26), and a buffer (32) configured to store the plurality of memory access instructions prior to execution of the buffered memory access instructions by the dynamic random access memory integrated circuit. The memory access instructions are received over at least one serial link that forms the serial interconnect, and the at least one serial link may be a shared bi-directional serial link or a uni-directional serial link. L'invention concerne un circuit intégré (30) de mémoire dynamique à accès aléatoire comprenant une interface destinée à une interconnexion sérielle (26), ladite interface étant configurée pour recevoir une pluralité d'instructions d'accès mémoire sur l'interconnexion sérielle (26), et un tampon (32) configuré pour stocker la pluralité d'instructions d'accès mémoire avant l'exécution des instructions d'accès mémoire mises en tampon au moyen du circuit intégré de mémoire dynamique à accès aléatoire. Les instructions d'accès mémoire sont reçues sur au moins une liaison sérielle qui forme l'interconnexion sérielle, la liaison sérielle pouvant être une liaison sérielle bidirectionnelle partagée ou une liaison sérielle unidirectionnelle.</abstract><oa>free_for_read</oa></addata></record>
fulltext fulltext_linktorsrc
identifier
ispartof
issn
language eng ; fre
recordid cdi_epo_espacenet_WO2010139850A1
source esp@cenet
subjects CALCULATING
COMPUTING
COUNTING
ELECTRIC DIGITAL DATA PROCESSING
INFORMATION STORAGE
PHYSICS
STATIC STORES
title MEMORY DEVICE HAVING INTEGRAL INSTRUCTION BUFFER
url https://sfx.bib-bvb.de/sfx_tum?ctx_ver=Z39.88-2004&ctx_enc=info:ofi/enc:UTF-8&ctx_tim=2024-12-21T14%3A35%3A33IST&url_ver=Z39.88-2004&url_ctx_fmt=infofi/fmt:kev:mtx:ctx&rfr_id=info:sid/primo.exlibrisgroup.com:primo3-Article-epo_EVB&rft_val_fmt=info:ofi/fmt:kev:mtx:patent&rft.genre=patent&rft.au=KUUSILINNA,%20KIMMO,%20KALERVO&rft.date=2010-12-09&rft_id=info:doi/&rft_dat=%3Cepo_EVB%3EWO2010139850A1%3C/epo_EVB%3E%3Curl%3E%3C/url%3E&disable_directlink=true&sfx.directlink=off&sfx.report_link=0&rft_id=info:oai/&rft_id=info:pmid/&rfr_iscdi=true