CACHE COHERENT SUPPORT FOR FLASH IN A MEMORY HIERARCHY

System and method for using flash memory in a memory hierarchy. A computer system includes a processor coupled to a memory hierarchy via a memory controller. The memory hierarchy includes a cache memory, a first memory region of random access memory coupled to the memory controller via a first buffer, and an auxiliary memory region of flash memory coupled to the memory controller via a flash controller. The first buffer and the flash controller are coupled to the memory controller via a single interface. The memory controller receives a request to access a particular page in the first memory region. The processor detects a page fault corresponding to the request and in response, invalidates cache lines in the cache memory that correspond to the particular page, flushes the invalid cache lines, and swaps a page from the auxiliary memory region to the first memory region. L'invention concerne un système et un procédé pour l'utilisation d'une mémoire flash dans une hiérarchie de mémoires. Un système informatique comprend un processeur couplé à une hiérarchie de mémoires par l'intermédiaire d'un contrôleur de mémoire. La hiérarchie de mémoires comprend une antémémoire, une première région de mémoire vive couplée au contrôleur de mémoire par l'intermédiaire d'un premier tampon et une région de mémoire auxiliaire faite de mémoire flash, couplée au contrôleur de mémoire par l'intermédiaire d'un contrôleur flash. Le premier tampon et le contrôleur flash sont couplés au contrôleur de mémoire par l'intermédiaire d'une unique interface. Le contrôleur de mémoire reçoit une demande d'accès à une page particulière dans la première région de mémoire. Le processeur détecte une page manquante correspondant à la demande et, en réponse, invalide dans l'antémémoire des lignes d'antémémoire qui correspondent à la page particulière, vide les lignes d'antémémoire invalides et permute une page de la région de mémoire auxiliaire vers la première région de mémoire.