APPARATUS AND METHOD FOR SUCCESSIVE APPROXIMATION ANALOG-TO-DIGITAL CONVERSION

A successive approximation analog-to-digital converter (ADC) includes a binary-weighted capacitor array, quantizer, and control block. One end of each capacitor is connected to the input of the quantizer, and a second end of each capacitor is controlled by the control block through a driver. A volta...

Ausführliche Beschreibung

Gespeichert in:
Bibliographische Detailangaben
1. Verfasser: MATHE, LENNART K
Format: Patent
Sprache:eng ; fre
Schlagworte:
Online-Zugang:Volltext bestellen
Tags: Tag hinzufügen
Keine Tags, Fügen Sie den ersten Tag hinzu!
container_end_page
container_issue
container_start_page
container_title
container_volume
creator MATHE, LENNART K
description A successive approximation analog-to-digital converter (ADC) includes a binary-weighted capacitor array, quantizer, and control block. One end of each capacitor is connected to the input of the quantizer, and a second end of each capacitor is controlled by the control block through a driver. A voltage is sampled, quantized, and stored as the most significant bit of the ADC's output. Depending on the result of the quantization, the control block toggles the driver of one of the capacitors corresponding to the most significant bit. The voltage at the common node is sampled again to obtain a second bit of the ADC's output. The operations are repeated as needed to obtain and store additional bits of the ADC's output. Similar configuration and process are described for a differential ADC. The operation is asynchronous, allowing extra time for metastable states only when such states occur. L'invention concerne un convertisseur analogique/numérique (CAN) par approximations successives qui comprend un réseau de condensateurs à pondération binaire, un quantificateur et un bloc de commande. Une extrémité de chaque condensateur est reliée à l'entrée du quantificateur et une seconde extrémité de chaque condensateur est commandée par le bloc de commande par l'intermédiaire d'un pilote. Une tension est échantillonnée, quantifiée et stockée en tant que bit le plus significatif de la sortie du CAN. En fonction du résultat de la quantification, le bloc de commande actionne le pilote de l'un des condensateurs correspondant au bit le plus significatif. La tension au niveau du noeud commun est à nouveau échantillonnée pour obtenir un second bit de la sortie du CAN. Les opérations sont répétées selon le besoin pour obtenir et stocker des bits supplémentaires de la sortie du CAN. Une configuration semblable et un procédé sont décrits pour un CAN différentiel. Le fonctionnement est asynchrone, ce qui laisse du temps supplémentaire aux états métastables uniquement lorsque de tels états surviennent.
format Patent
fullrecord <record><control><sourceid>epo_EVB</sourceid><recordid>TN_cdi_epo_espacenet_WO2010065933A3</recordid><sourceformat>XML</sourceformat><sourcesystem>PC</sourcesystem><sourcerecordid>WO2010065933A3</sourcerecordid><originalsourceid>FETCH-epo_espacenet_WO2010065933A33</originalsourceid><addsrcrecordid>eNrjZPBzDAhwDHIMCQ1WcPRzUfB1DfHwd1Fw8w9SCA51dnYNDvYMc1UAqgnyj_D0dQzx9PcDqnP08XfXDfHXdfF09wxx9FFw9vcLcw0KBkryMLCmJeYUp_JCaW4GZTfXEGcP3dSC_PjU4oLE5NS81JL4cH8jA0MDAzNTS2NjR2Nj4lQBAPu6L8o</addsrcrecordid><sourcetype>Open Access Repository</sourcetype><iscdi>true</iscdi><recordtype>patent</recordtype></control><display><type>patent</type><title>APPARATUS AND METHOD FOR SUCCESSIVE APPROXIMATION ANALOG-TO-DIGITAL CONVERSION</title><source>esp@cenet</source><creator>MATHE, LENNART K</creator><creatorcontrib>MATHE, LENNART K</creatorcontrib><description>A successive approximation analog-to-digital converter (ADC) includes a binary-weighted capacitor array, quantizer, and control block. One end of each capacitor is connected to the input of the quantizer, and a second end of each capacitor is controlled by the control block through a driver. A voltage is sampled, quantized, and stored as the most significant bit of the ADC's output. Depending on the result of the quantization, the control block toggles the driver of one of the capacitors corresponding to the most significant bit. The voltage at the common node is sampled again to obtain a second bit of the ADC's output. The operations are repeated as needed to obtain and store additional bits of the ADC's output. Similar configuration and process are described for a differential ADC. The operation is asynchronous, allowing extra time for metastable states only when such states occur. L'invention concerne un convertisseur analogique/numérique (CAN) par approximations successives qui comprend un réseau de condensateurs à pondération binaire, un quantificateur et un bloc de commande. Une extrémité de chaque condensateur est reliée à l'entrée du quantificateur et une seconde extrémité de chaque condensateur est commandée par le bloc de commande par l'intermédiaire d'un pilote. Une tension est échantillonnée, quantifiée et stockée en tant que bit le plus significatif de la sortie du CAN. En fonction du résultat de la quantification, le bloc de commande actionne le pilote de l'un des condensateurs correspondant au bit le plus significatif. La tension au niveau du noeud commun est à nouveau échantillonnée pour obtenir un second bit de la sortie du CAN. Les opérations sont répétées selon le besoin pour obtenir et stocker des bits supplémentaires de la sortie du CAN. Une configuration semblable et un procédé sont décrits pour un CAN différentiel. Le fonctionnement est asynchrone, ce qui laisse du temps supplémentaire aux états métastables uniquement lorsque de tels états surviennent.</description><language>eng ; fre</language><subject>BASIC ELECTRONIC CIRCUITRY ; CODE CONVERSION IN GENERAL ; CODING ; DECODING ; ELECTRICITY</subject><creationdate>2010</creationdate><oa>free_for_read</oa><woscitedreferencessubscribed>false</woscitedreferencessubscribed></display><links><openurl>$$Topenurl_article</openurl><openurlfulltext>$$Topenurlfull_article</openurlfulltext><thumbnail>$$Tsyndetics_thumb_exl</thumbnail><linktohtml>$$Uhttps://worldwide.espacenet.com/publicationDetails/biblio?FT=D&amp;date=20100819&amp;DB=EPODOC&amp;CC=WO&amp;NR=2010065933A3$$EHTML$$P50$$Gepo$$Hfree_for_read</linktohtml><link.rule.ids>230,308,777,882,25545,76296</link.rule.ids><linktorsrc>$$Uhttps://worldwide.espacenet.com/publicationDetails/biblio?FT=D&amp;date=20100819&amp;DB=EPODOC&amp;CC=WO&amp;NR=2010065933A3$$EView_record_in_European_Patent_Office$$FView_record_in_$$GEuropean_Patent_Office$$Hfree_for_read</linktorsrc></links><search><creatorcontrib>MATHE, LENNART K</creatorcontrib><title>APPARATUS AND METHOD FOR SUCCESSIVE APPROXIMATION ANALOG-TO-DIGITAL CONVERSION</title><description>A successive approximation analog-to-digital converter (ADC) includes a binary-weighted capacitor array, quantizer, and control block. One end of each capacitor is connected to the input of the quantizer, and a second end of each capacitor is controlled by the control block through a driver. A voltage is sampled, quantized, and stored as the most significant bit of the ADC's output. Depending on the result of the quantization, the control block toggles the driver of one of the capacitors corresponding to the most significant bit. The voltage at the common node is sampled again to obtain a second bit of the ADC's output. The operations are repeated as needed to obtain and store additional bits of the ADC's output. Similar configuration and process are described for a differential ADC. The operation is asynchronous, allowing extra time for metastable states only when such states occur. L'invention concerne un convertisseur analogique/numérique (CAN) par approximations successives qui comprend un réseau de condensateurs à pondération binaire, un quantificateur et un bloc de commande. Une extrémité de chaque condensateur est reliée à l'entrée du quantificateur et une seconde extrémité de chaque condensateur est commandée par le bloc de commande par l'intermédiaire d'un pilote. Une tension est échantillonnée, quantifiée et stockée en tant que bit le plus significatif de la sortie du CAN. En fonction du résultat de la quantification, le bloc de commande actionne le pilote de l'un des condensateurs correspondant au bit le plus significatif. La tension au niveau du noeud commun est à nouveau échantillonnée pour obtenir un second bit de la sortie du CAN. Les opérations sont répétées selon le besoin pour obtenir et stocker des bits supplémentaires de la sortie du CAN. Une configuration semblable et un procédé sont décrits pour un CAN différentiel. Le fonctionnement est asynchrone, ce qui laisse du temps supplémentaire aux états métastables uniquement lorsque de tels états surviennent.</description><subject>BASIC ELECTRONIC CIRCUITRY</subject><subject>CODE CONVERSION IN GENERAL</subject><subject>CODING</subject><subject>DECODING</subject><subject>ELECTRICITY</subject><fulltext>true</fulltext><rsrctype>patent</rsrctype><creationdate>2010</creationdate><recordtype>patent</recordtype><sourceid>EVB</sourceid><recordid>eNrjZPBzDAhwDHIMCQ1WcPRzUfB1DfHwd1Fw8w9SCA51dnYNDvYMc1UAqgnyj_D0dQzx9PcDqnP08XfXDfHXdfF09wxx9FFw9vcLcw0KBkryMLCmJeYUp_JCaW4GZTfXEGcP3dSC_PjU4oLE5NS81JL4cH8jA0MDAzNTS2NjR2Nj4lQBAPu6L8o</recordid><startdate>20100819</startdate><enddate>20100819</enddate><creator>MATHE, LENNART K</creator><scope>EVB</scope></search><sort><creationdate>20100819</creationdate><title>APPARATUS AND METHOD FOR SUCCESSIVE APPROXIMATION ANALOG-TO-DIGITAL CONVERSION</title><author>MATHE, LENNART K</author></sort><facets><frbrtype>5</frbrtype><frbrgroupid>cdi_FETCH-epo_espacenet_WO2010065933A33</frbrgroupid><rsrctype>patents</rsrctype><prefilter>patents</prefilter><language>eng ; fre</language><creationdate>2010</creationdate><topic>BASIC ELECTRONIC CIRCUITRY</topic><topic>CODE CONVERSION IN GENERAL</topic><topic>CODING</topic><topic>DECODING</topic><topic>ELECTRICITY</topic><toplevel>online_resources</toplevel><creatorcontrib>MATHE, LENNART K</creatorcontrib><collection>esp@cenet</collection></facets><delivery><delcategory>Remote Search Resource</delcategory><fulltext>fulltext_linktorsrc</fulltext></delivery><addata><au>MATHE, LENNART K</au><format>patent</format><genre>patent</genre><ristype>GEN</ristype><title>APPARATUS AND METHOD FOR SUCCESSIVE APPROXIMATION ANALOG-TO-DIGITAL CONVERSION</title><date>2010-08-19</date><risdate>2010</risdate><abstract>A successive approximation analog-to-digital converter (ADC) includes a binary-weighted capacitor array, quantizer, and control block. One end of each capacitor is connected to the input of the quantizer, and a second end of each capacitor is controlled by the control block through a driver. A voltage is sampled, quantized, and stored as the most significant bit of the ADC's output. Depending on the result of the quantization, the control block toggles the driver of one of the capacitors corresponding to the most significant bit. The voltage at the common node is sampled again to obtain a second bit of the ADC's output. The operations are repeated as needed to obtain and store additional bits of the ADC's output. Similar configuration and process are described for a differential ADC. The operation is asynchronous, allowing extra time for metastable states only when such states occur. L'invention concerne un convertisseur analogique/numérique (CAN) par approximations successives qui comprend un réseau de condensateurs à pondération binaire, un quantificateur et un bloc de commande. Une extrémité de chaque condensateur est reliée à l'entrée du quantificateur et une seconde extrémité de chaque condensateur est commandée par le bloc de commande par l'intermédiaire d'un pilote. Une tension est échantillonnée, quantifiée et stockée en tant que bit le plus significatif de la sortie du CAN. En fonction du résultat de la quantification, le bloc de commande actionne le pilote de l'un des condensateurs correspondant au bit le plus significatif. La tension au niveau du noeud commun est à nouveau échantillonnée pour obtenir un second bit de la sortie du CAN. Les opérations sont répétées selon le besoin pour obtenir et stocker des bits supplémentaires de la sortie du CAN. Une configuration semblable et un procédé sont décrits pour un CAN différentiel. Le fonctionnement est asynchrone, ce qui laisse du temps supplémentaire aux états métastables uniquement lorsque de tels états surviennent.</abstract><oa>free_for_read</oa></addata></record>
fulltext fulltext_linktorsrc
identifier
ispartof
issn
language eng ; fre
recordid cdi_epo_espacenet_WO2010065933A3
source esp@cenet
subjects BASIC ELECTRONIC CIRCUITRY
CODE CONVERSION IN GENERAL
CODING
DECODING
ELECTRICITY
title APPARATUS AND METHOD FOR SUCCESSIVE APPROXIMATION ANALOG-TO-DIGITAL CONVERSION
url https://sfx.bib-bvb.de/sfx_tum?ctx_ver=Z39.88-2004&ctx_enc=info:ofi/enc:UTF-8&ctx_tim=2025-01-20T11%3A37%3A35IST&url_ver=Z39.88-2004&url_ctx_fmt=infofi/fmt:kev:mtx:ctx&rfr_id=info:sid/primo.exlibrisgroup.com:primo3-Article-epo_EVB&rft_val_fmt=info:ofi/fmt:kev:mtx:patent&rft.genre=patent&rft.au=MATHE,%20LENNART%20K&rft.date=2010-08-19&rft_id=info:doi/&rft_dat=%3Cepo_EVB%3EWO2010065933A3%3C/epo_EVB%3E%3Curl%3E%3C/url%3E&disable_directlink=true&sfx.directlink=off&sfx.report_link=0&rft_id=info:oai/&rft_id=info:pmid/&rfr_iscdi=true