METHODS FOR SELECTIVE REVERSE MASK PLANARIZATION AND INTERCONNECT STRUCTURES FORMED THEREBY
Methods for planarizing layers of a material, such as a dielectric, and interconnect structures formed by the planarization methods. The method includes depositing a first dielectric layer (30) on a top surface of multiple conductive features (10), (20) and on a top surface of a substrate between th...
Gespeichert in:
| Hauptverfasser: | , , |
|---|---|
| Format: | Patent |
| Sprache: | eng ; fre |
| Schlagworte: | |
| Online-Zugang: | Volltext bestellen |
| Tags: |
Tag hinzufügen
Keine Tags, Fügen Sie den ersten Tag hinzu!
|
| container_end_page | |
|---|---|
| container_issue | |
| container_start_page | |
| container_title | |
| container_volume | |
| creator | STAMPER, ANTHONY HE, ZHONG-XIANG WHITE, JEFFREY, ERIC |
| description | Methods for planarizing layers of a material, such as a dielectric, and interconnect structures formed by the planarization methods. The method includes depositing a first dielectric layer (30) on a top surface of multiple conductive features (10), (20) and on a top surface of a substrate between the conductive features. A portion of the first dielectric layer is selectively removed from the top surface of at least one of the conductive features without removing a portion the first dielectric layer that is between the conductive features. A second dielectric layer (42) is formed on the top surface of the at least one of the conductive features and on a top surface of the first dielectric layer, and a top surface of the second dielectric layer is planarized. A layer operating as an etch stop is located between the top surface of at least one of the conductive features and the second dielectric layer.
L'invention porte sur des procédés de planarisation de couches d'un matériau, tel qu'un diélectrique, et sur des structures d'interconnexion formées par lesdits procédés. Le procédé comprend le dépôt d'une première couche diélectrique (30) sur une surface supérieure de multiples structures conductrices (10), (20) et sur une surface supérieure d'un substrat entre les structures conductrices. Une partie de la première couche diélectrique est sélectivement retirée de la surface supérieure d'au moins une des structures conductrices sans retirer une partie de la première couche diélectrique qui est située entre les structures conductrices. Une seconde couche diélectrique (42) est formée sur la surface supérieure de l'au moins une des structures conductrices et sur une surface supérieure de la première couche diélectrique, et une surface supérieure de la seconde couche diélectrique est planarisée. Une couche servant d'arrêt de gravure est placée entre la surface supérieure d'au moins une des structures conductrices et la seconde couche diélectrique. |
| format | Patent |
| fullrecord | <record><control><sourceid>epo_EVB</sourceid><recordid>TN_cdi_epo_espacenet_WO2010060890A1</recordid><sourceformat>XML</sourceformat><sourcesystem>PC</sourcesystem><sourcerecordid>WO2010060890A1</sourcerecordid><originalsourceid>FETCH-epo_espacenet_WO2010060890A13</originalsourceid><addsrcrecordid>eNqNzLEKwjAURuEuDqK-wwVnIVUQHWP6lwbbRG5uK-pQisRJtFDfH0V8AKezfJxxcqkghc8C5Z4poIQR24AYDTiAKh32dCi102zPWqx3pF1G1gnYeOc-nIJwbaRmfCcVMpICjN1pmoxu3X2Is18nyTyHmGIR-2cbh767xkd8tUe_VKlSa7XZKp2u_lNvkYMzfA</addsrcrecordid><sourcetype>Open Access Repository</sourcetype><iscdi>true</iscdi><recordtype>patent</recordtype></control><display><type>patent</type><title>METHODS FOR SELECTIVE REVERSE MASK PLANARIZATION AND INTERCONNECT STRUCTURES FORMED THEREBY</title><source>esp@cenet</source><creator>STAMPER, ANTHONY ; HE, ZHONG-XIANG ; WHITE, JEFFREY, ERIC</creator><creatorcontrib>STAMPER, ANTHONY ; HE, ZHONG-XIANG ; WHITE, JEFFREY, ERIC</creatorcontrib><description>Methods for planarizing layers of a material, such as a dielectric, and interconnect structures formed by the planarization methods. The method includes depositing a first dielectric layer (30) on a top surface of multiple conductive features (10), (20) and on a top surface of a substrate between the conductive features. A portion of the first dielectric layer is selectively removed from the top surface of at least one of the conductive features without removing a portion the first dielectric layer that is between the conductive features. A second dielectric layer (42) is formed on the top surface of the at least one of the conductive features and on a top surface of the first dielectric layer, and a top surface of the second dielectric layer is planarized. A layer operating as an etch stop is located between the top surface of at least one of the conductive features and the second dielectric layer.
L'invention porte sur des procédés de planarisation de couches d'un matériau, tel qu'un diélectrique, et sur des structures d'interconnexion formées par lesdits procédés. Le procédé comprend le dépôt d'une première couche diélectrique (30) sur une surface supérieure de multiples structures conductrices (10), (20) et sur une surface supérieure d'un substrat entre les structures conductrices. Une partie de la première couche diélectrique est sélectivement retirée de la surface supérieure d'au moins une des structures conductrices sans retirer une partie de la première couche diélectrique qui est située entre les structures conductrices. Une seconde couche diélectrique (42) est formée sur la surface supérieure de l'au moins une des structures conductrices et sur une surface supérieure de la première couche diélectrique, et une surface supérieure de la seconde couche diélectrique est planarisée. Une couche servant d'arrêt de gravure est placée entre la surface supérieure d'au moins une des structures conductrices et la seconde couche diélectrique.</description><language>eng ; fre</language><subject>BASIC ELECTRIC ELEMENTS ; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR ; ELECTRICITY ; SEMICONDUCTOR DEVICES</subject><creationdate>2010</creationdate><oa>free_for_read</oa><woscitedreferencessubscribed>false</woscitedreferencessubscribed></display><links><openurl>$$Topenurl_article</openurl><openurlfulltext>$$Topenurlfull_article</openurlfulltext><thumbnail>$$Tsyndetics_thumb_exl</thumbnail><linktohtml>$$Uhttps://worldwide.espacenet.com/publicationDetails/biblio?FT=D&date=20100603&DB=EPODOC&CC=WO&NR=2010060890A1$$EHTML$$P50$$Gepo$$Hfree_for_read</linktohtml><link.rule.ids>230,308,780,885,25564,76547</link.rule.ids><linktorsrc>$$Uhttps://worldwide.espacenet.com/publicationDetails/biblio?FT=D&date=20100603&DB=EPODOC&CC=WO&NR=2010060890A1$$EView_record_in_European_Patent_Office$$FView_record_in_$$GEuropean_Patent_Office$$Hfree_for_read</linktorsrc></links><search><creatorcontrib>STAMPER, ANTHONY</creatorcontrib><creatorcontrib>HE, ZHONG-XIANG</creatorcontrib><creatorcontrib>WHITE, JEFFREY, ERIC</creatorcontrib><title>METHODS FOR SELECTIVE REVERSE MASK PLANARIZATION AND INTERCONNECT STRUCTURES FORMED THEREBY</title><description>Methods for planarizing layers of a material, such as a dielectric, and interconnect structures formed by the planarization methods. The method includes depositing a first dielectric layer (30) on a top surface of multiple conductive features (10), (20) and on a top surface of a substrate between the conductive features. A portion of the first dielectric layer is selectively removed from the top surface of at least one of the conductive features without removing a portion the first dielectric layer that is between the conductive features. A second dielectric layer (42) is formed on the top surface of the at least one of the conductive features and on a top surface of the first dielectric layer, and a top surface of the second dielectric layer is planarized. A layer operating as an etch stop is located between the top surface of at least one of the conductive features and the second dielectric layer.
L'invention porte sur des procédés de planarisation de couches d'un matériau, tel qu'un diélectrique, et sur des structures d'interconnexion formées par lesdits procédés. Le procédé comprend le dépôt d'une première couche diélectrique (30) sur une surface supérieure de multiples structures conductrices (10), (20) et sur une surface supérieure d'un substrat entre les structures conductrices. Une partie de la première couche diélectrique est sélectivement retirée de la surface supérieure d'au moins une des structures conductrices sans retirer une partie de la première couche diélectrique qui est située entre les structures conductrices. Une seconde couche diélectrique (42) est formée sur la surface supérieure de l'au moins une des structures conductrices et sur une surface supérieure de la première couche diélectrique, et une surface supérieure de la seconde couche diélectrique est planarisée. Une couche servant d'arrêt de gravure est placée entre la surface supérieure d'au moins une des structures conductrices et la seconde couche diélectrique.</description><subject>BASIC ELECTRIC ELEMENTS</subject><subject>ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR</subject><subject>ELECTRICITY</subject><subject>SEMICONDUCTOR DEVICES</subject><fulltext>true</fulltext><rsrctype>patent</rsrctype><creationdate>2010</creationdate><recordtype>patent</recordtype><sourceid>EVB</sourceid><recordid>eNqNzLEKwjAURuEuDqK-wwVnIVUQHWP6lwbbRG5uK-pQisRJtFDfH0V8AKezfJxxcqkghc8C5Z4poIQR24AYDTiAKh32dCi102zPWqx3pF1G1gnYeOc-nIJwbaRmfCcVMpICjN1pmoxu3X2Is18nyTyHmGIR-2cbh767xkd8tUe_VKlSa7XZKp2u_lNvkYMzfA</recordid><startdate>20100603</startdate><enddate>20100603</enddate><creator>STAMPER, ANTHONY</creator><creator>HE, ZHONG-XIANG</creator><creator>WHITE, JEFFREY, ERIC</creator><scope>EVB</scope></search><sort><creationdate>20100603</creationdate><title>METHODS FOR SELECTIVE REVERSE MASK PLANARIZATION AND INTERCONNECT STRUCTURES FORMED THEREBY</title><author>STAMPER, ANTHONY ; HE, ZHONG-XIANG ; WHITE, JEFFREY, ERIC</author></sort><facets><frbrtype>5</frbrtype><frbrgroupid>cdi_FETCH-epo_espacenet_WO2010060890A13</frbrgroupid><rsrctype>patents</rsrctype><prefilter>patents</prefilter><language>eng ; fre</language><creationdate>2010</creationdate><topic>BASIC ELECTRIC ELEMENTS</topic><topic>ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR</topic><topic>ELECTRICITY</topic><topic>SEMICONDUCTOR DEVICES</topic><toplevel>online_resources</toplevel><creatorcontrib>STAMPER, ANTHONY</creatorcontrib><creatorcontrib>HE, ZHONG-XIANG</creatorcontrib><creatorcontrib>WHITE, JEFFREY, ERIC</creatorcontrib><collection>esp@cenet</collection></facets><delivery><delcategory>Remote Search Resource</delcategory><fulltext>fulltext_linktorsrc</fulltext></delivery><addata><au>STAMPER, ANTHONY</au><au>HE, ZHONG-XIANG</au><au>WHITE, JEFFREY, ERIC</au><format>patent</format><genre>patent</genre><ristype>GEN</ristype><title>METHODS FOR SELECTIVE REVERSE MASK PLANARIZATION AND INTERCONNECT STRUCTURES FORMED THEREBY</title><date>2010-06-03</date><risdate>2010</risdate><abstract>Methods for planarizing layers of a material, such as a dielectric, and interconnect structures formed by the planarization methods. The method includes depositing a first dielectric layer (30) on a top surface of multiple conductive features (10), (20) and on a top surface of a substrate between the conductive features. A portion of the first dielectric layer is selectively removed from the top surface of at least one of the conductive features without removing a portion the first dielectric layer that is between the conductive features. A second dielectric layer (42) is formed on the top surface of the at least one of the conductive features and on a top surface of the first dielectric layer, and a top surface of the second dielectric layer is planarized. A layer operating as an etch stop is located between the top surface of at least one of the conductive features and the second dielectric layer.
L'invention porte sur des procédés de planarisation de couches d'un matériau, tel qu'un diélectrique, et sur des structures d'interconnexion formées par lesdits procédés. Le procédé comprend le dépôt d'une première couche diélectrique (30) sur une surface supérieure de multiples structures conductrices (10), (20) et sur une surface supérieure d'un substrat entre les structures conductrices. Une partie de la première couche diélectrique est sélectivement retirée de la surface supérieure d'au moins une des structures conductrices sans retirer une partie de la première couche diélectrique qui est située entre les structures conductrices. Une seconde couche diélectrique (42) est formée sur la surface supérieure de l'au moins une des structures conductrices et sur une surface supérieure de la première couche diélectrique, et une surface supérieure de la seconde couche diélectrique est planarisée. Une couche servant d'arrêt de gravure est placée entre la surface supérieure d'au moins une des structures conductrices et la seconde couche diélectrique.</abstract><oa>free_for_read</oa></addata></record> |
| fulltext | fulltext_linktorsrc |
| identifier | |
| ispartof | |
| issn | |
| language | eng ; fre |
| recordid | cdi_epo_espacenet_WO2010060890A1 |
| source | esp@cenet |
| subjects | BASIC ELECTRIC ELEMENTS ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR ELECTRICITY SEMICONDUCTOR DEVICES |
| title | METHODS FOR SELECTIVE REVERSE MASK PLANARIZATION AND INTERCONNECT STRUCTURES FORMED THEREBY |
| url | https://sfx.bib-bvb.de/sfx_tum?ctx_ver=Z39.88-2004&ctx_enc=info:ofi/enc:UTF-8&ctx_tim=2024-12-27T00%3A21%3A44IST&url_ver=Z39.88-2004&url_ctx_fmt=infofi/fmt:kev:mtx:ctx&rfr_id=info:sid/primo.exlibrisgroup.com:primo3-Article-epo_EVB&rft_val_fmt=info:ofi/fmt:kev:mtx:patent&rft.genre=patent&rft.au=STAMPER,%20ANTHONY&rft.date=2010-06-03&rft_id=info:doi/&rft_dat=%3Cepo_EVB%3EWO2010060890A1%3C/epo_EVB%3E%3Curl%3E%3C/url%3E&disable_directlink=true&sfx.directlink=off&sfx.report_link=0&rft_id=info:oai/&rft_id=info:pmid/&rfr_iscdi=true |