METHOD AND APPARATUS FOR TESTING A MEMORY DEVICE

Techniques for testing a semiconductor memory device are provided. The memory device includes a plurality of memory cells and a plurality of row lines and column lines connected to the memory cells for selectively accessing one or more of the memory cells. The method includes the steps of: applying a first voltage to at least a given one of the row lines corresponding to at least a given one of the memory cells to be tested, the first voltage being selected to stress at least one performance characteristic of the memory device, the first voltage being different than a second voltage applied to the given one of the row lines for accessing at least one of the memory cells during normal operation of the memory device; exercising the memory device in accordance with prescribed testing parameters; and identifying whether the memory device is operable within prescribed margins of the testing parameters. L'invention porte sur des techniques pour tester un dispositif de mémoire à semi-conducteurs. Le dispositif de mémoire renferme une pluralité de cellules de mémoire et une pluralité de lignes de rangée et de lignes de colonne, connectées aux cellules de mémoire pour accéder de manière sélective à une ou plusieurs des cellules de mémoire. Le procédé consiste à : appliquer une première tension à au moins une ligne donnée des lignes de rangée correspondant à au moins une cellule donnée des cellules de mémoire devant être testées, la première tension étant choisie pour solliciter au moins une caractéristique de performance du dispositif de mémoire, la première tension étant différente d'une seconde tension appliquée à la ligne donnée des lignes de rangée pour accéder à au moins l'une des cellules de mémoire pendant un fonctionnement normal du dispositif de mémoire; faire travailler le dispositif de mémoire conformément à des paramètres de test prescrits; et identifier si le dispositif de mémoire est actionnable dans des marges prescrites des paramètres de test.