MULTI-THESHOLD MESSAGE PASSING DECODING OF LOW DENSITY PARITY CHECK CODES USING THE MIN-SUM PRINCIPLE
A message-passing decoder for low-density parity-check codes (LDPC) is provided using a multi-value threshold scheme which is updated throughout the decoding iterations. In an embodiment the check node processing is implemented using the min-sum principle whereby for each corresponding row of the pa...
Gespeichert in:
Hauptverfasser: | , , |
---|---|
Format: | Patent |
Sprache: | eng ; fre |
Schlagworte: | |
Online-Zugang: | Volltext bestellen |
Tags: |
Tag hinzufügen
Keine Tags, Fügen Sie den ersten Tag hinzu!
|
container_end_page | |
---|---|
container_issue | |
container_start_page | |
container_title | |
container_volume | |
creator | BELOGOLOVY, ANDREY VLADIMIROVICH CHAPYZHENKA, ALIAKSEI VLADIMIROVICH EFIMOV, ANDREY GENNAD'EVICH |
description | A message-passing decoder for low-density parity-check codes (LDPC) is provided using a multi-value threshold scheme which is updated throughout the decoding iterations. In an embodiment the check node processing is implemented using the min-sum principle whereby for each corresponding row of the parity check matrix a first and a second minimum value among bit reliability values is determined. Each row of the decoder comprises one or more associative processing elements controlled by a row control element to determine the two minimum values. Each column comprises one or more associative processing elements, an input processing element, and a column control element to determine hard decision bits. The usage of processing elements to construct a decoder may reduce the gate count and decrease the interconnects used to couple the elements.
On décrit un décodeur de passages de messages pour les codes à contrôle de parité à faible densité (LDPC) utilisant un mécanisme de seuil à valeurs multiples mis à jour tout au long des itérations de décodage. Dans un mode de réalisation, le traitement du noed de vérification est mis en oevre à l'aide du principe min-sum de manière à ce que, pour chaque rangée correspondante de la matrice de vérification de parité, une première et une deuxième valeurs minimales parmi les valeurs de fiabilité binaire soient déterminées. Chaque rangée du décodeur comprend un ou plusieurs éléments de traitement associatifs contrôlés par un élément de contrôle de rangées afin de déterminer les deux valeurs minimales. Chaque colonne comporte un ou plusieurs éléments de traitement associatifs, un élément de traitement d'entrée et un élément de contrôle de colonnes afin de déterminer les bits de décision stricte. L'utilisation des éléments de traitement pour construire un décodeur peut réduire le nombre de portes et diminuer les interconnexions utilisées pour associer les éléments. |
format | Patent |
fullrecord | <record><control><sourceid>epo_EVB</sourceid><recordid>TN_cdi_epo_espacenet_WO2007126328A1</recordid><sourceformat>XML</sourceformat><sourcesystem>PC</sourcesystem><sourcerecordid>WO2007126328A1</sourcerecordid><originalsourceid>FETCH-epo_espacenet_WO2007126328A13</originalsourceid><addsrcrecordid>eNqNjMsKwjAURLtxIeo_XHBd6AO025LcNsE8Sm9CcVWKxJVoof4_puIHuJoZ5sxsk6C9cjJ1AklYxUEjUd0idDWRNC1wZJavxjag7BCzIemuse9XYQLZBSKCBP47iE-gpUnJa-h6aZjsFO6TzX16LOHw011ybNAxkYb5NYZlnm7hGd7jYIssO-fFqSyqOi__oz5SGDWj</addsrcrecordid><sourcetype>Open Access Repository</sourcetype><iscdi>true</iscdi><recordtype>patent</recordtype></control><display><type>patent</type><title>MULTI-THESHOLD MESSAGE PASSING DECODING OF LOW DENSITY PARITY CHECK CODES USING THE MIN-SUM PRINCIPLE</title><source>esp@cenet</source><creator>BELOGOLOVY, ANDREY VLADIMIROVICH ; CHAPYZHENKA, ALIAKSEI VLADIMIROVICH ; EFIMOV, ANDREY GENNAD'EVICH</creator><creatorcontrib>BELOGOLOVY, ANDREY VLADIMIROVICH ; CHAPYZHENKA, ALIAKSEI VLADIMIROVICH ; EFIMOV, ANDREY GENNAD'EVICH</creatorcontrib><description>A message-passing decoder for low-density parity-check codes (LDPC) is provided using a multi-value threshold scheme which is updated throughout the decoding iterations. In an embodiment the check node processing is implemented using the min-sum principle whereby for each corresponding row of the parity check matrix a first and a second minimum value among bit reliability values is determined. Each row of the decoder comprises one or more associative processing elements controlled by a row control element to determine the two minimum values. Each column comprises one or more associative processing elements, an input processing element, and a column control element to determine hard decision bits. The usage of processing elements to construct a decoder may reduce the gate count and decrease the interconnects used to couple the elements.
On décrit un décodeur de passages de messages pour les codes à contrôle de parité à faible densité (LDPC) utilisant un mécanisme de seuil à valeurs multiples mis à jour tout au long des itérations de décodage. Dans un mode de réalisation, le traitement du noed de vérification est mis en oevre à l'aide du principe min-sum de manière à ce que, pour chaque rangée correspondante de la matrice de vérification de parité, une première et une deuxième valeurs minimales parmi les valeurs de fiabilité binaire soient déterminées. Chaque rangée du décodeur comprend un ou plusieurs éléments de traitement associatifs contrôlés par un élément de contrôle de rangées afin de déterminer les deux valeurs minimales. Chaque colonne comporte un ou plusieurs éléments de traitement associatifs, un élément de traitement d'entrée et un élément de contrôle de colonnes afin de déterminer les bits de décision stricte. L'utilisation des éléments de traitement pour construire un décodeur peut réduire le nombre de portes et diminuer les interconnexions utilisées pour associer les éléments.</description><language>eng ; fre</language><subject>BASIC ELECTRONIC CIRCUITRY ; CALCULATING ; CODE CONVERSION IN GENERAL ; CODING ; COMPUTING ; COUNTING ; DECODING ; ELECTRIC DIGITAL DATA PROCESSING ; ELECTRICITY ; INFORMATION STORAGE ; PHYSICS ; STATIC STORES</subject><creationdate>2007</creationdate><oa>free_for_read</oa><woscitedreferencessubscribed>false</woscitedreferencessubscribed></display><links><openurl>$$Topenurl_article</openurl><openurlfulltext>$$Topenurlfull_article</openurlfulltext><thumbnail>$$Tsyndetics_thumb_exl</thumbnail><linktohtml>$$Uhttps://worldwide.espacenet.com/publicationDetails/biblio?FT=D&date=20071108&DB=EPODOC&CC=WO&NR=2007126328A1$$EHTML$$P50$$Gepo$$Hfree_for_read</linktohtml><link.rule.ids>230,308,780,885,25564,76547</link.rule.ids><linktorsrc>$$Uhttps://worldwide.espacenet.com/publicationDetails/biblio?FT=D&date=20071108&DB=EPODOC&CC=WO&NR=2007126328A1$$EView_record_in_European_Patent_Office$$FView_record_in_$$GEuropean_Patent_Office$$Hfree_for_read</linktorsrc></links><search><creatorcontrib>BELOGOLOVY, ANDREY VLADIMIROVICH</creatorcontrib><creatorcontrib>CHAPYZHENKA, ALIAKSEI VLADIMIROVICH</creatorcontrib><creatorcontrib>EFIMOV, ANDREY GENNAD'EVICH</creatorcontrib><title>MULTI-THESHOLD MESSAGE PASSING DECODING OF LOW DENSITY PARITY CHECK CODES USING THE MIN-SUM PRINCIPLE</title><description>A message-passing decoder for low-density parity-check codes (LDPC) is provided using a multi-value threshold scheme which is updated throughout the decoding iterations. In an embodiment the check node processing is implemented using the min-sum principle whereby for each corresponding row of the parity check matrix a first and a second minimum value among bit reliability values is determined. Each row of the decoder comprises one or more associative processing elements controlled by a row control element to determine the two minimum values. Each column comprises one or more associative processing elements, an input processing element, and a column control element to determine hard decision bits. The usage of processing elements to construct a decoder may reduce the gate count and decrease the interconnects used to couple the elements.
On décrit un décodeur de passages de messages pour les codes à contrôle de parité à faible densité (LDPC) utilisant un mécanisme de seuil à valeurs multiples mis à jour tout au long des itérations de décodage. Dans un mode de réalisation, le traitement du noed de vérification est mis en oevre à l'aide du principe min-sum de manière à ce que, pour chaque rangée correspondante de la matrice de vérification de parité, une première et une deuxième valeurs minimales parmi les valeurs de fiabilité binaire soient déterminées. Chaque rangée du décodeur comprend un ou plusieurs éléments de traitement associatifs contrôlés par un élément de contrôle de rangées afin de déterminer les deux valeurs minimales. Chaque colonne comporte un ou plusieurs éléments de traitement associatifs, un élément de traitement d'entrée et un élément de contrôle de colonnes afin de déterminer les bits de décision stricte. L'utilisation des éléments de traitement pour construire un décodeur peut réduire le nombre de portes et diminuer les interconnexions utilisées pour associer les éléments.</description><subject>BASIC ELECTRONIC CIRCUITRY</subject><subject>CALCULATING</subject><subject>CODE CONVERSION IN GENERAL</subject><subject>CODING</subject><subject>COMPUTING</subject><subject>COUNTING</subject><subject>DECODING</subject><subject>ELECTRIC DIGITAL DATA PROCESSING</subject><subject>ELECTRICITY</subject><subject>INFORMATION STORAGE</subject><subject>PHYSICS</subject><subject>STATIC STORES</subject><fulltext>true</fulltext><rsrctype>patent</rsrctype><creationdate>2007</creationdate><recordtype>patent</recordtype><sourceid>EVB</sourceid><recordid>eNqNjMsKwjAURLtxIeo_XHBd6AO025LcNsE8Sm9CcVWKxJVoof4_puIHuJoZ5sxsk6C9cjJ1AklYxUEjUd0idDWRNC1wZJavxjag7BCzIemuse9XYQLZBSKCBP47iE-gpUnJa-h6aZjsFO6TzX16LOHw011ybNAxkYb5NYZlnm7hGd7jYIssO-fFqSyqOi__oz5SGDWj</recordid><startdate>20071108</startdate><enddate>20071108</enddate><creator>BELOGOLOVY, ANDREY VLADIMIROVICH</creator><creator>CHAPYZHENKA, ALIAKSEI VLADIMIROVICH</creator><creator>EFIMOV, ANDREY GENNAD'EVICH</creator><scope>EVB</scope></search><sort><creationdate>20071108</creationdate><title>MULTI-THESHOLD MESSAGE PASSING DECODING OF LOW DENSITY PARITY CHECK CODES USING THE MIN-SUM PRINCIPLE</title><author>BELOGOLOVY, ANDREY VLADIMIROVICH ; CHAPYZHENKA, ALIAKSEI VLADIMIROVICH ; EFIMOV, ANDREY GENNAD'EVICH</author></sort><facets><frbrtype>5</frbrtype><frbrgroupid>cdi_FETCH-epo_espacenet_WO2007126328A13</frbrgroupid><rsrctype>patents</rsrctype><prefilter>patents</prefilter><language>eng ; fre</language><creationdate>2007</creationdate><topic>BASIC ELECTRONIC CIRCUITRY</topic><topic>CALCULATING</topic><topic>CODE CONVERSION IN GENERAL</topic><topic>CODING</topic><topic>COMPUTING</topic><topic>COUNTING</topic><topic>DECODING</topic><topic>ELECTRIC DIGITAL DATA PROCESSING</topic><topic>ELECTRICITY</topic><topic>INFORMATION STORAGE</topic><topic>PHYSICS</topic><topic>STATIC STORES</topic><toplevel>online_resources</toplevel><creatorcontrib>BELOGOLOVY, ANDREY VLADIMIROVICH</creatorcontrib><creatorcontrib>CHAPYZHENKA, ALIAKSEI VLADIMIROVICH</creatorcontrib><creatorcontrib>EFIMOV, ANDREY GENNAD'EVICH</creatorcontrib><collection>esp@cenet</collection></facets><delivery><delcategory>Remote Search Resource</delcategory><fulltext>fulltext_linktorsrc</fulltext></delivery><addata><au>BELOGOLOVY, ANDREY VLADIMIROVICH</au><au>CHAPYZHENKA, ALIAKSEI VLADIMIROVICH</au><au>EFIMOV, ANDREY GENNAD'EVICH</au><format>patent</format><genre>patent</genre><ristype>GEN</ristype><title>MULTI-THESHOLD MESSAGE PASSING DECODING OF LOW DENSITY PARITY CHECK CODES USING THE MIN-SUM PRINCIPLE</title><date>2007-11-08</date><risdate>2007</risdate><abstract>A message-passing decoder for low-density parity-check codes (LDPC) is provided using a multi-value threshold scheme which is updated throughout the decoding iterations. In an embodiment the check node processing is implemented using the min-sum principle whereby for each corresponding row of the parity check matrix a first and a second minimum value among bit reliability values is determined. Each row of the decoder comprises one or more associative processing elements controlled by a row control element to determine the two minimum values. Each column comprises one or more associative processing elements, an input processing element, and a column control element to determine hard decision bits. The usage of processing elements to construct a decoder may reduce the gate count and decrease the interconnects used to couple the elements.
On décrit un décodeur de passages de messages pour les codes à contrôle de parité à faible densité (LDPC) utilisant un mécanisme de seuil à valeurs multiples mis à jour tout au long des itérations de décodage. Dans un mode de réalisation, le traitement du noed de vérification est mis en oevre à l'aide du principe min-sum de manière à ce que, pour chaque rangée correspondante de la matrice de vérification de parité, une première et une deuxième valeurs minimales parmi les valeurs de fiabilité binaire soient déterminées. Chaque rangée du décodeur comprend un ou plusieurs éléments de traitement associatifs contrôlés par un élément de contrôle de rangées afin de déterminer les deux valeurs minimales. Chaque colonne comporte un ou plusieurs éléments de traitement associatifs, un élément de traitement d'entrée et un élément de contrôle de colonnes afin de déterminer les bits de décision stricte. L'utilisation des éléments de traitement pour construire un décodeur peut réduire le nombre de portes et diminuer les interconnexions utilisées pour associer les éléments.</abstract><oa>free_for_read</oa></addata></record> |
fulltext | fulltext_linktorsrc |
identifier | |
ispartof | |
issn | |
language | eng ; fre |
recordid | cdi_epo_espacenet_WO2007126328A1 |
source | esp@cenet |
subjects | BASIC ELECTRONIC CIRCUITRY CALCULATING CODE CONVERSION IN GENERAL CODING COMPUTING COUNTING DECODING ELECTRIC DIGITAL DATA PROCESSING ELECTRICITY INFORMATION STORAGE PHYSICS STATIC STORES |
title | MULTI-THESHOLD MESSAGE PASSING DECODING OF LOW DENSITY PARITY CHECK CODES USING THE MIN-SUM PRINCIPLE |
url | https://sfx.bib-bvb.de/sfx_tum?ctx_ver=Z39.88-2004&ctx_enc=info:ofi/enc:UTF-8&ctx_tim=2024-12-28T18%3A50%3A29IST&url_ver=Z39.88-2004&url_ctx_fmt=infofi/fmt:kev:mtx:ctx&rfr_id=info:sid/primo.exlibrisgroup.com:primo3-Article-epo_EVB&rft_val_fmt=info:ofi/fmt:kev:mtx:patent&rft.genre=patent&rft.au=BELOGOLOVY,%20ANDREY%20VLADIMIROVICH&rft.date=2007-11-08&rft_id=info:doi/&rft_dat=%3Cepo_EVB%3EWO2007126328A1%3C/epo_EVB%3E%3Curl%3E%3C/url%3E&disable_directlink=true&sfx.directlink=off&sfx.report_link=0&rft_id=info:oai/&rft_id=info:pmid/&rfr_iscdi=true |