HIGH DENSITY INTERCONNECT SYSTEM HAVING RAPID FABRICATION CYCLE
An improved interconnection system and method is described, such as for connectors, socket assemblies and/or probe card systems. An exemplary system comprises a probe card interface assembly (PCIA) (62) for establishing electrical connections to a semiconductor wafer mounted in a prober. The PCIA (6...
Gespeichert in:
Hauptverfasser: | , , , , , , , , |
---|---|
Format: | Patent |
Sprache: | eng ; fre |
Schlagworte: | |
Online-Zugang: | Volltext bestellen |
Tags: |
Tag hinzufügen
Keine Tags, Fügen Sie den ersten Tag hinzu!
|
container_end_page | |
---|---|
container_issue | |
container_start_page | |
container_title | |
container_volume | |
creator | MCKAY, DOUGLAS MOK, SAMMY PAREKH, NITIN, S CHONG, FU, CHIUNG KAO, ANDREW, S LITZA, ANNA MODLIN, DOUGLAS SWIATOWIEC, FRANK, JOHN SHAN, ZHAOHUI |
description | An improved interconnection system and method is described, such as for connectors, socket assemblies and/or probe card systems. An exemplary system comprises a probe card interface assembly (PCIA) (62) for establishing electrical connections to a semiconductor wafer mounted in a prober. The PCIA (62) comprises a motherboard (32) parallel to the semiconductor wafer having an upper surface and an opposing lower planar mounting surface (94a), a reference plane (92) defined by at least three points located between the lower surface (94a) of the motherboard (32) and the wafer, at least one component located below the motherboard mounting surface, and a mechanism for adjusting the planarity of the reference plane (92) with respect to the wafer. A probe chip (68) having a plurality of spring probes extending therefrom is mountable and demountable from the PCIA (62), without the need for further planarity adjustment. The interconnection structures and methods preferably provide improved fabrication cycles.
Un système et une méthode d'interconnexion améliorés sont décrits, comme pour les connecteurs, les assemblages de prises de courant, et les systèmes de cartes test. Un système exemplaire comprend un assemblage d'interface de carte test (PCIA) pour l'établissement de connexions électriques avec un wafer semi-conducteur monté dans un testeur. Le PCIA comprend une carte mère parallèle au wafer semi-conducteur, possédant une surface supérieure et une surface de montage plane inférieure à l'opposé, un plan de référence défini par au moins trois points situés entre la surface inférieure de la carte mère et le wafer, au moins un composant situé sous la surface de montage de la carte mère, et un mécanisme pour l'ajustement de la planarité du plan de référence par rapport au wafer. Une puce test possédant une pluralité de testeurs à ressorts dans son prolongement peut être montée et démontée à partir du PCIA, sans que le réajustement de la planarité ne soit nécessaire. Les structures et méthodes d'interconnexion fournissent de préférence des cycles de fabrication améliorés. |
format | Patent |
fullrecord | <record><control><sourceid>epo_EVB</sourceid><recordid>TN_cdi_epo_espacenet_WO2005115068A8</recordid><sourceformat>XML</sourceformat><sourcesystem>PC</sourcesystem><sourcerecordid>WO2005115068A8</sourcerecordid><originalsourceid>FETCH-epo_espacenet_WO2005115068A83</originalsourceid><addsrcrecordid>eNrjZLD38HT3UHBx9Qv2DIlU8PQLcQ1y9vfzc3UOUQiODA5x9VXwcAzz9HNXCHIM8HRRcHN0CvJ0dgzx9PdTcI509nHlYWBNS8wpTuWF0twMym6uIc4euqkF-fGpxQWJyal5qSXx4f5GBgamhoamBmYWjhbGxKkCADp_K2w</addsrcrecordid><sourcetype>Open Access Repository</sourcetype><iscdi>true</iscdi><recordtype>patent</recordtype></control><display><type>patent</type><title>HIGH DENSITY INTERCONNECT SYSTEM HAVING RAPID FABRICATION CYCLE</title><source>esp@cenet</source><creator>MCKAY, DOUGLAS ; MOK, SAMMY ; PAREKH, NITIN, S ; CHONG, FU, CHIUNG ; KAO, ANDREW, S ; LITZA, ANNA ; MODLIN, DOUGLAS ; SWIATOWIEC, FRANK, JOHN ; SHAN, ZHAOHUI</creator><creatorcontrib>MCKAY, DOUGLAS ; MOK, SAMMY ; PAREKH, NITIN, S ; CHONG, FU, CHIUNG ; KAO, ANDREW, S ; LITZA, ANNA ; MODLIN, DOUGLAS ; SWIATOWIEC, FRANK, JOHN ; SHAN, ZHAOHUI</creatorcontrib><description>An improved interconnection system and method is described, such as for connectors, socket assemblies and/or probe card systems. An exemplary system comprises a probe card interface assembly (PCIA) (62) for establishing electrical connections to a semiconductor wafer mounted in a prober. The PCIA (62) comprises a motherboard (32) parallel to the semiconductor wafer having an upper surface and an opposing lower planar mounting surface (94a), a reference plane (92) defined by at least three points located between the lower surface (94a) of the motherboard (32) and the wafer, at least one component located below the motherboard mounting surface, and a mechanism for adjusting the planarity of the reference plane (92) with respect to the wafer. A probe chip (68) having a plurality of spring probes extending therefrom is mountable and demountable from the PCIA (62), without the need for further planarity adjustment. The interconnection structures and methods preferably provide improved fabrication cycles.
Un système et une méthode d'interconnexion améliorés sont décrits, comme pour les connecteurs, les assemblages de prises de courant, et les systèmes de cartes test. Un système exemplaire comprend un assemblage d'interface de carte test (PCIA) pour l'établissement de connexions électriques avec un wafer semi-conducteur monté dans un testeur. Le PCIA comprend une carte mère parallèle au wafer semi-conducteur, possédant une surface supérieure et une surface de montage plane inférieure à l'opposé, un plan de référence défini par au moins trois points situés entre la surface inférieure de la carte mère et le wafer, au moins un composant situé sous la surface de montage de la carte mère, et un mécanisme pour l'ajustement de la planarité du plan de référence par rapport au wafer. Une puce test possédant une pluralité de testeurs à ressorts dans son prolongement peut être montée et démontée à partir du PCIA, sans que le réajustement de la planarité ne soit nécessaire. Les structures et méthodes d'interconnexion fournissent de préférence des cycles de fabrication améliorés.</description><language>eng ; fre</language><subject>CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS ; ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR ; ELECTRICITY ; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS ; MEASURING ; MEASURING ELECTRIC VARIABLES ; MEASURING MAGNETIC VARIABLES ; PHYSICS ; PRINTED CIRCUITS ; TESTING</subject><creationdate>2007</creationdate><oa>free_for_read</oa><woscitedreferencessubscribed>false</woscitedreferencessubscribed></display><links><openurl>$$Topenurl_article</openurl><openurlfulltext>$$Topenurlfull_article</openurlfulltext><thumbnail>$$Tsyndetics_thumb_exl</thumbnail><linktohtml>$$Uhttps://worldwide.espacenet.com/publicationDetails/biblio?FT=D&date=20070301&DB=EPODOC&CC=WO&NR=2005115068A8$$EHTML$$P50$$Gepo$$Hfree_for_read</linktohtml><link.rule.ids>230,308,778,883,25547,76298</link.rule.ids><linktorsrc>$$Uhttps://worldwide.espacenet.com/publicationDetails/biblio?FT=D&date=20070301&DB=EPODOC&CC=WO&NR=2005115068A8$$EView_record_in_European_Patent_Office$$FView_record_in_$$GEuropean_Patent_Office$$Hfree_for_read</linktorsrc></links><search><creatorcontrib>MCKAY, DOUGLAS</creatorcontrib><creatorcontrib>MOK, SAMMY</creatorcontrib><creatorcontrib>PAREKH, NITIN, S</creatorcontrib><creatorcontrib>CHONG, FU, CHIUNG</creatorcontrib><creatorcontrib>KAO, ANDREW, S</creatorcontrib><creatorcontrib>LITZA, ANNA</creatorcontrib><creatorcontrib>MODLIN, DOUGLAS</creatorcontrib><creatorcontrib>SWIATOWIEC, FRANK, JOHN</creatorcontrib><creatorcontrib>SHAN, ZHAOHUI</creatorcontrib><title>HIGH DENSITY INTERCONNECT SYSTEM HAVING RAPID FABRICATION CYCLE</title><description>An improved interconnection system and method is described, such as for connectors, socket assemblies and/or probe card systems. An exemplary system comprises a probe card interface assembly (PCIA) (62) for establishing electrical connections to a semiconductor wafer mounted in a prober. The PCIA (62) comprises a motherboard (32) parallel to the semiconductor wafer having an upper surface and an opposing lower planar mounting surface (94a), a reference plane (92) defined by at least three points located between the lower surface (94a) of the motherboard (32) and the wafer, at least one component located below the motherboard mounting surface, and a mechanism for adjusting the planarity of the reference plane (92) with respect to the wafer. A probe chip (68) having a plurality of spring probes extending therefrom is mountable and demountable from the PCIA (62), without the need for further planarity adjustment. The interconnection structures and methods preferably provide improved fabrication cycles.
Un système et une méthode d'interconnexion améliorés sont décrits, comme pour les connecteurs, les assemblages de prises de courant, et les systèmes de cartes test. Un système exemplaire comprend un assemblage d'interface de carte test (PCIA) pour l'établissement de connexions électriques avec un wafer semi-conducteur monté dans un testeur. Le PCIA comprend une carte mère parallèle au wafer semi-conducteur, possédant une surface supérieure et une surface de montage plane inférieure à l'opposé, un plan de référence défini par au moins trois points situés entre la surface inférieure de la carte mère et le wafer, au moins un composant situé sous la surface de montage de la carte mère, et un mécanisme pour l'ajustement de la planarité du plan de référence par rapport au wafer. Une puce test possédant une pluralité de testeurs à ressorts dans son prolongement peut être montée et démontée à partir du PCIA, sans que le réajustement de la planarité ne soit nécessaire. Les structures et méthodes d'interconnexion fournissent de préférence des cycles de fabrication améliorés.</description><subject>CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS</subject><subject>ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR</subject><subject>ELECTRICITY</subject><subject>MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS</subject><subject>MEASURING</subject><subject>MEASURING ELECTRIC VARIABLES</subject><subject>MEASURING MAGNETIC VARIABLES</subject><subject>PHYSICS</subject><subject>PRINTED CIRCUITS</subject><subject>TESTING</subject><fulltext>true</fulltext><rsrctype>patent</rsrctype><creationdate>2007</creationdate><recordtype>patent</recordtype><sourceid>EVB</sourceid><recordid>eNrjZLD38HT3UHBx9Qv2DIlU8PQLcQ1y9vfzc3UOUQiODA5x9VXwcAzz9HNXCHIM8HRRcHN0CvJ0dgzx9PdTcI509nHlYWBNS8wpTuWF0twMym6uIc4euqkF-fGpxQWJyal5qSXx4f5GBgamhoamBmYWjhbGxKkCADp_K2w</recordid><startdate>20070301</startdate><enddate>20070301</enddate><creator>MCKAY, DOUGLAS</creator><creator>MOK, SAMMY</creator><creator>PAREKH, NITIN, S</creator><creator>CHONG, FU, CHIUNG</creator><creator>KAO, ANDREW, S</creator><creator>LITZA, ANNA</creator><creator>MODLIN, DOUGLAS</creator><creator>SWIATOWIEC, FRANK, JOHN</creator><creator>SHAN, ZHAOHUI</creator><scope>EVB</scope></search><sort><creationdate>20070301</creationdate><title>HIGH DENSITY INTERCONNECT SYSTEM HAVING RAPID FABRICATION CYCLE</title><author>MCKAY, DOUGLAS ; MOK, SAMMY ; PAREKH, NITIN, S ; CHONG, FU, CHIUNG ; KAO, ANDREW, S ; LITZA, ANNA ; MODLIN, DOUGLAS ; SWIATOWIEC, FRANK, JOHN ; SHAN, ZHAOHUI</author></sort><facets><frbrtype>5</frbrtype><frbrgroupid>cdi_FETCH-epo_espacenet_WO2005115068A83</frbrgroupid><rsrctype>patents</rsrctype><prefilter>patents</prefilter><language>eng ; fre</language><creationdate>2007</creationdate><topic>CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS</topic><topic>ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR</topic><topic>ELECTRICITY</topic><topic>MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS</topic><topic>MEASURING</topic><topic>MEASURING ELECTRIC VARIABLES</topic><topic>MEASURING MAGNETIC VARIABLES</topic><topic>PHYSICS</topic><topic>PRINTED CIRCUITS</topic><topic>TESTING</topic><toplevel>online_resources</toplevel><creatorcontrib>MCKAY, DOUGLAS</creatorcontrib><creatorcontrib>MOK, SAMMY</creatorcontrib><creatorcontrib>PAREKH, NITIN, S</creatorcontrib><creatorcontrib>CHONG, FU, CHIUNG</creatorcontrib><creatorcontrib>KAO, ANDREW, S</creatorcontrib><creatorcontrib>LITZA, ANNA</creatorcontrib><creatorcontrib>MODLIN, DOUGLAS</creatorcontrib><creatorcontrib>SWIATOWIEC, FRANK, JOHN</creatorcontrib><creatorcontrib>SHAN, ZHAOHUI</creatorcontrib><collection>esp@cenet</collection></facets><delivery><delcategory>Remote Search Resource</delcategory><fulltext>fulltext_linktorsrc</fulltext></delivery><addata><au>MCKAY, DOUGLAS</au><au>MOK, SAMMY</au><au>PAREKH, NITIN, S</au><au>CHONG, FU, CHIUNG</au><au>KAO, ANDREW, S</au><au>LITZA, ANNA</au><au>MODLIN, DOUGLAS</au><au>SWIATOWIEC, FRANK, JOHN</au><au>SHAN, ZHAOHUI</au><format>patent</format><genre>patent</genre><ristype>GEN</ristype><title>HIGH DENSITY INTERCONNECT SYSTEM HAVING RAPID FABRICATION CYCLE</title><date>2007-03-01</date><risdate>2007</risdate><abstract>An improved interconnection system and method is described, such as for connectors, socket assemblies and/or probe card systems. An exemplary system comprises a probe card interface assembly (PCIA) (62) for establishing electrical connections to a semiconductor wafer mounted in a prober. The PCIA (62) comprises a motherboard (32) parallel to the semiconductor wafer having an upper surface and an opposing lower planar mounting surface (94a), a reference plane (92) defined by at least three points located between the lower surface (94a) of the motherboard (32) and the wafer, at least one component located below the motherboard mounting surface, and a mechanism for adjusting the planarity of the reference plane (92) with respect to the wafer. A probe chip (68) having a plurality of spring probes extending therefrom is mountable and demountable from the PCIA (62), without the need for further planarity adjustment. The interconnection structures and methods preferably provide improved fabrication cycles.
Un système et une méthode d'interconnexion améliorés sont décrits, comme pour les connecteurs, les assemblages de prises de courant, et les systèmes de cartes test. Un système exemplaire comprend un assemblage d'interface de carte test (PCIA) pour l'établissement de connexions électriques avec un wafer semi-conducteur monté dans un testeur. Le PCIA comprend une carte mère parallèle au wafer semi-conducteur, possédant une surface supérieure et une surface de montage plane inférieure à l'opposé, un plan de référence défini par au moins trois points situés entre la surface inférieure de la carte mère et le wafer, au moins un composant situé sous la surface de montage de la carte mère, et un mécanisme pour l'ajustement de la planarité du plan de référence par rapport au wafer. Une puce test possédant une pluralité de testeurs à ressorts dans son prolongement peut être montée et démontée à partir du PCIA, sans que le réajustement de la planarité ne soit nécessaire. Les structures et méthodes d'interconnexion fournissent de préférence des cycles de fabrication améliorés.</abstract><oa>free_for_read</oa></addata></record> |
fulltext | fulltext_linktorsrc |
identifier | |
ispartof | |
issn | |
language | eng ; fre |
recordid | cdi_epo_espacenet_WO2005115068A8 |
source | esp@cenet |
subjects | CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR ELECTRICITY MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS MEASURING MEASURING ELECTRIC VARIABLES MEASURING MAGNETIC VARIABLES PHYSICS PRINTED CIRCUITS TESTING |
title | HIGH DENSITY INTERCONNECT SYSTEM HAVING RAPID FABRICATION CYCLE |
url | https://sfx.bib-bvb.de/sfx_tum?ctx_ver=Z39.88-2004&ctx_enc=info:ofi/enc:UTF-8&ctx_tim=2025-01-17T00%3A42%3A11IST&url_ver=Z39.88-2004&url_ctx_fmt=infofi/fmt:kev:mtx:ctx&rfr_id=info:sid/primo.exlibrisgroup.com:primo3-Article-epo_EVB&rft_val_fmt=info:ofi/fmt:kev:mtx:patent&rft.genre=patent&rft.au=MCKAY,%20DOUGLAS&rft.date=2007-03-01&rft_id=info:doi/&rft_dat=%3Cepo_EVB%3EWO2005115068A8%3C/epo_EVB%3E%3Curl%3E%3C/url%3E&disable_directlink=true&sfx.directlink=off&sfx.report_link=0&rft_id=info:oai/&rft_id=info:pmid/&rfr_iscdi=true |