ADAPTIVE INPUT/OUTPUT BUFFER AND METHODS THEREOF

A controller having programmable delay cells in its input/output channels may also include respective registers storing digital values that control the time delays introduced by the respective delay cells. The values programmed to the registers may be determined by testing the timing of signals betw...

Ausführliche Beschreibung

Gespeichert in:
Bibliographische Detailangaben
Hauptverfasser: WAYNER, ZELIG, KURTS, TSVIKA
Format: Patent
Sprache:eng ; fre
Schlagworte:
Online-Zugang:Volltext bestellen
Tags: Tag hinzufügen
Keine Tags, Fügen Sie den ersten Tag hinzu!
container_end_page
container_issue
container_start_page
container_title
container_volume
creator WAYNER, ZELIG
KURTS, TSVIKA
description A controller having programmable delay cells in its input/output channels may also include respective registers storing digital values that control the time delays introduced by the respective delay cells. The values programmed to the registers may be determined by testing the timing of signals between the controller and one or more devices coupled to the channels,, The tests may include setting the registers with test values from a set of sequential test values, driving a particular pattern on the signals from the controller to the one or more devices, and checking whether portions of the pattern are received accurately by the one or more devices. Adjusting the timing of the signals may involve centering of the signals with respect to set up and hold time restrictions. Selon l'invention, un contrôleur comprenant des cellules de retard programmables dans ses voies d'entrée-sortie peut également comprendre des registres respectifs stockant des valeurs numériques qui contrôlent les retards temporels introduits par les cellules de retard respectives. Les valeurs programmées par rapport aux registres peuvent être déterminées par mise à l'essai de la synchronisation de signaux entre le contrôleur et un ou plusieurs dispositifs couplés aux voies. Ces essais peuvent consister à: paramétrer les registres avec des valeurs d'essai issues d'un ensemble de valeurs d'essai séquentielles; entraîner un modèle particulier présent dans les signaux du contrôleur au(x) dispositif(s); et vérifier si des parties du modèle sont correctement reçues par le(s) dispositif(s). Le réglage de la synchronisation des signaux peut consister à centrer les signaux par rapport à des restrictions portant sur le paramétrage et la durée d'attente.
format Patent
fullrecord <record><control><sourceid>epo_EVB</sourceid><recordid>TN_cdi_epo_espacenet_WO2005038657A2</recordid><sourceformat>XML</sourceformat><sourcesystem>PC</sourcesystem><sourcerecordid>WO2005038657A2</sourcerecordid><originalsourceid>FETCH-epo_espacenet_WO2005038657A23</originalsourceid><addsrcrecordid>eNrjZDBwdHEMCPEMc1Xw9AsIDdH3Dw0BUgpOoW5urkEKjn4uCr6uIR7-LsEKIR6uQa7-bjwMrGmJOcWpvFCam0HZzTXE2UM3tSA_PrW4IDE5NS-1JD7c38jAwNTA2MLM1NzRyJg4VQDXtidd</addsrcrecordid><sourcetype>Open Access Repository</sourcetype><iscdi>true</iscdi><recordtype>patent</recordtype></control><display><type>patent</type><title>ADAPTIVE INPUT/OUTPUT BUFFER AND METHODS THEREOF</title><source>esp@cenet</source><creator>WAYNER, ZELIG ; KURTS, TSVIKA</creator><creatorcontrib>WAYNER, ZELIG ; KURTS, TSVIKA</creatorcontrib><description>A controller having programmable delay cells in its input/output channels may also include respective registers storing digital values that control the time delays introduced by the respective delay cells. The values programmed to the registers may be determined by testing the timing of signals between the controller and one or more devices coupled to the channels,, The tests may include setting the registers with test values from a set of sequential test values, driving a particular pattern on the signals from the controller to the one or more devices, and checking whether portions of the pattern are received accurately by the one or more devices. Adjusting the timing of the signals may involve centering of the signals with respect to set up and hold time restrictions. Selon l'invention, un contrôleur comprenant des cellules de retard programmables dans ses voies d'entrée-sortie peut également comprendre des registres respectifs stockant des valeurs numériques qui contrôlent les retards temporels introduits par les cellules de retard respectives. Les valeurs programmées par rapport aux registres peuvent être déterminées par mise à l'essai de la synchronisation de signaux entre le contrôleur et un ou plusieurs dispositifs couplés aux voies. Ces essais peuvent consister à: paramétrer les registres avec des valeurs d'essai issues d'un ensemble de valeurs d'essai séquentielles; entraîner un modèle particulier présent dans les signaux du contrôleur au(x) dispositif(s); et vérifier si des parties du modèle sont correctement reçues par le(s) dispositif(s). Le réglage de la synchronisation des signaux peut consister à centrer les signaux par rapport à des restrictions portant sur le paramétrage et la durée d'attente.</description><edition>7</edition><language>eng ; fre</language><subject>CALCULATING ; COMPUTING ; COUNTING ; ELECTRIC DIGITAL DATA PROCESSING ; PHYSICS</subject><creationdate>2005</creationdate><oa>free_for_read</oa><woscitedreferencessubscribed>false</woscitedreferencessubscribed></display><links><openurl>$$Topenurl_article</openurl><openurlfulltext>$$Topenurlfull_article</openurlfulltext><thumbnail>$$Tsyndetics_thumb_exl</thumbnail><linktohtml>$$Uhttps://worldwide.espacenet.com/publicationDetails/biblio?FT=D&amp;date=20050428&amp;DB=EPODOC&amp;CC=WO&amp;NR=2005038657A2$$EHTML$$P50$$Gepo$$Hfree_for_read</linktohtml><link.rule.ids>230,308,780,885,25563,76418</link.rule.ids><linktorsrc>$$Uhttps://worldwide.espacenet.com/publicationDetails/biblio?FT=D&amp;date=20050428&amp;DB=EPODOC&amp;CC=WO&amp;NR=2005038657A2$$EView_record_in_European_Patent_Office$$FView_record_in_$$GEuropean_Patent_Office$$Hfree_for_read</linktorsrc></links><search><creatorcontrib>WAYNER, ZELIG</creatorcontrib><creatorcontrib>KURTS, TSVIKA</creatorcontrib><title>ADAPTIVE INPUT/OUTPUT BUFFER AND METHODS THEREOF</title><description>A controller having programmable delay cells in its input/output channels may also include respective registers storing digital values that control the time delays introduced by the respective delay cells. The values programmed to the registers may be determined by testing the timing of signals between the controller and one or more devices coupled to the channels,, The tests may include setting the registers with test values from a set of sequential test values, driving a particular pattern on the signals from the controller to the one or more devices, and checking whether portions of the pattern are received accurately by the one or more devices. Adjusting the timing of the signals may involve centering of the signals with respect to set up and hold time restrictions. Selon l'invention, un contrôleur comprenant des cellules de retard programmables dans ses voies d'entrée-sortie peut également comprendre des registres respectifs stockant des valeurs numériques qui contrôlent les retards temporels introduits par les cellules de retard respectives. Les valeurs programmées par rapport aux registres peuvent être déterminées par mise à l'essai de la synchronisation de signaux entre le contrôleur et un ou plusieurs dispositifs couplés aux voies. Ces essais peuvent consister à: paramétrer les registres avec des valeurs d'essai issues d'un ensemble de valeurs d'essai séquentielles; entraîner un modèle particulier présent dans les signaux du contrôleur au(x) dispositif(s); et vérifier si des parties du modèle sont correctement reçues par le(s) dispositif(s). Le réglage de la synchronisation des signaux peut consister à centrer les signaux par rapport à des restrictions portant sur le paramétrage et la durée d'attente.</description><subject>CALCULATING</subject><subject>COMPUTING</subject><subject>COUNTING</subject><subject>ELECTRIC DIGITAL DATA PROCESSING</subject><subject>PHYSICS</subject><fulltext>true</fulltext><rsrctype>patent</rsrctype><creationdate>2005</creationdate><recordtype>patent</recordtype><sourceid>EVB</sourceid><recordid>eNrjZDBwdHEMCPEMc1Xw9AsIDdH3Dw0BUgpOoW5urkEKjn4uCr6uIR7-LsEKIR6uQa7-bjwMrGmJOcWpvFCam0HZzTXE2UM3tSA_PrW4IDE5NS-1JD7c38jAwNTA2MLM1NzRyJg4VQDXtidd</recordid><startdate>20050428</startdate><enddate>20050428</enddate><creator>WAYNER, ZELIG</creator><creator>KURTS, TSVIKA</creator><scope>EVB</scope></search><sort><creationdate>20050428</creationdate><title>ADAPTIVE INPUT/OUTPUT BUFFER AND METHODS THEREOF</title><author>WAYNER, ZELIG ; KURTS, TSVIKA</author></sort><facets><frbrtype>5</frbrtype><frbrgroupid>cdi_FETCH-epo_espacenet_WO2005038657A23</frbrgroupid><rsrctype>patents</rsrctype><prefilter>patents</prefilter><language>eng ; fre</language><creationdate>2005</creationdate><topic>CALCULATING</topic><topic>COMPUTING</topic><topic>COUNTING</topic><topic>ELECTRIC DIGITAL DATA PROCESSING</topic><topic>PHYSICS</topic><toplevel>online_resources</toplevel><creatorcontrib>WAYNER, ZELIG</creatorcontrib><creatorcontrib>KURTS, TSVIKA</creatorcontrib><collection>esp@cenet</collection></facets><delivery><delcategory>Remote Search Resource</delcategory><fulltext>fulltext_linktorsrc</fulltext></delivery><addata><au>WAYNER, ZELIG</au><au>KURTS, TSVIKA</au><format>patent</format><genre>patent</genre><ristype>GEN</ristype><title>ADAPTIVE INPUT/OUTPUT BUFFER AND METHODS THEREOF</title><date>2005-04-28</date><risdate>2005</risdate><abstract>A controller having programmable delay cells in its input/output channels may also include respective registers storing digital values that control the time delays introduced by the respective delay cells. The values programmed to the registers may be determined by testing the timing of signals between the controller and one or more devices coupled to the channels,, The tests may include setting the registers with test values from a set of sequential test values, driving a particular pattern on the signals from the controller to the one or more devices, and checking whether portions of the pattern are received accurately by the one or more devices. Adjusting the timing of the signals may involve centering of the signals with respect to set up and hold time restrictions. Selon l'invention, un contrôleur comprenant des cellules de retard programmables dans ses voies d'entrée-sortie peut également comprendre des registres respectifs stockant des valeurs numériques qui contrôlent les retards temporels introduits par les cellules de retard respectives. Les valeurs programmées par rapport aux registres peuvent être déterminées par mise à l'essai de la synchronisation de signaux entre le contrôleur et un ou plusieurs dispositifs couplés aux voies. Ces essais peuvent consister à: paramétrer les registres avec des valeurs d'essai issues d'un ensemble de valeurs d'essai séquentielles; entraîner un modèle particulier présent dans les signaux du contrôleur au(x) dispositif(s); et vérifier si des parties du modèle sont correctement reçues par le(s) dispositif(s). Le réglage de la synchronisation des signaux peut consister à centrer les signaux par rapport à des restrictions portant sur le paramétrage et la durée d'attente.</abstract><edition>7</edition><oa>free_for_read</oa></addata></record>
fulltext fulltext_linktorsrc
identifier
ispartof
issn
language eng ; fre
recordid cdi_epo_espacenet_WO2005038657A2
source esp@cenet
subjects CALCULATING
COMPUTING
COUNTING
ELECTRIC DIGITAL DATA PROCESSING
PHYSICS
title ADAPTIVE INPUT/OUTPUT BUFFER AND METHODS THEREOF
url https://sfx.bib-bvb.de/sfx_tum?ctx_ver=Z39.88-2004&ctx_enc=info:ofi/enc:UTF-8&ctx_tim=2025-01-08T08%3A57%3A15IST&url_ver=Z39.88-2004&url_ctx_fmt=infofi/fmt:kev:mtx:ctx&rfr_id=info:sid/primo.exlibrisgroup.com:primo3-Article-epo_EVB&rft_val_fmt=info:ofi/fmt:kev:mtx:patent&rft.genre=patent&rft.au=WAYNER,%20ZELIG&rft.date=2005-04-28&rft_id=info:doi/&rft_dat=%3Cepo_EVB%3EWO2005038657A2%3C/epo_EVB%3E%3Curl%3E%3C/url%3E&disable_directlink=true&sfx.directlink=off&sfx.report_link=0&rft_id=info:oai/&rft_id=info:pmid/&rfr_iscdi=true