METHOD FOR FORMING A SEMICONDUCTOR DEVICE AND STRUCTURE THEREOF

Dummy features (64, 65, 48a, 48b) are formed within an interlevel dielectric layer (36). In one embodiment, a non-gap filling dielectric layer (72) is formed over the dummy features (64, 65, 48a, 48b) to form voids (74) between the dummy features (64, 65, 48a, 48b) or a dummy feature (48a) and a current carrying region (44). In one embodiment, passivation layers (32 and 54) are formed by electroless deposition to protect the underlying conductive regions (44, 48a, 48b and 30) from being penetrated from the air gaps (74). In addition, the passivation layers( 32 and 54) overhang the underlying conductive regions (44, 48a, 48b and 30), thereby defining dummy features (65a, 65b and 67) adjacent the conductive regions (48a, 44 and 48b). The passivation layers (32 and 54) can be formed without additional patterning steps and help minimize misaligned vias from puncturing air gaps. L'invention concerne des éléments fictifs (64, 65, 48a, 48b) formés dans une couche diélectrique intermédiaire (36). Dans un mode de réalisation, une couche diélectrique (72) de remplissage sans espaces est formée sur les éléments fictifs (64, 65, 48a, 48b) de manière à former des vides (74) entre les éléments fictifs (64, 65, 48a, 48b) ou un élément fictif (48a) et une zone conductrice (44). Dans un mode de réalisation, des couches de passivation (32 et 54) sont formées par dépôt autocatalytique pour empêcher toute pénétration des zones conductrices sous-jacentes (44, 48a, 48b et 30) à partir des vides (74). De plus, les couches de passivation (32 et 54) dépassent les zones conductrices sous-jacentes (44, 48a, 48b et 30), définissant ainsi des éléments fictifs (65a, 65b et 67) adjacents aux zones conductrices (48a, 44 et 48b). Les couches de passivation (32 et 54) peuvent être formées sans formation de motifs supplémentaires et permettent de minimiser le percement des vides par les trous d'interconnexion mal alignés.