INSTRUCTION TIMING CONTROL WITHIN A DATA PROCESSING SYSTEM

A data processing system (2) is provided which is responsive to program instructions that operate in a variable timing mode to require a variable number of processing cycles to complete. The system is also operable in a fixed timing mode, which may be programmable using a bit (or several bits) within a configuration controlling register, to operate in a fixed timing mode in which such instructions are forced to operate using a fixed number of processing cycles. Thus, suppression of instructions which fail their condition codes may be suppressed and early termination of program instructions similarly suppressed in a manner which helps resist an attack upon the security of the system by observing the number of processing cycles required to process certain data. L'invention concerne un système de traitement de données (2) qui répond à des instructions de programme exécutées selon un mode de synchronisation variable et requérant un nombre variable de cycles de traitement à exécuter. Le système selon l'invention peut en outre fonctionner en mode de synchronisation fixe, qui peut être programmé au moyen d'un bit (ou de plusieurs bits) dans un registre de commande de configuration, pour fonctionner en mode de synchronisation fixe dans lequel lesdites instructions doivent être exécutées au moyen d'un nombre fixe de cycles de traitement. Ainsi, il n'est plus nécessaire de supprimer les instructions dépourvues de leurs indicateurs d'état, et les instructions de programme ne sont plus arrêtées prématurément, ce qui permet de résister à une attaque contre la sécurité du système si le nombre des cycles de traitement requis pour traiter certaines données est respecté.