MICROPROCESSOR SYSTEM

A processor, suitable for embedded applications, is disclosed comprising a processor core and peripheral devices. One of these devices is a memory management unit allowing the designer of an application specific integrated circuit (ASIC) embodying the processor to tailor the interface between the pr...

Ausführliche Beschreibung

Gespeichert in:
Bibliographische Detailangaben
Hauptverfasser: MORFEY, ALISTAIR, GUY, RAMSDALE, TIMOTHY, JAMES, WILLIAMS, RICHARD, PENRY
Format: Patent
Sprache:eng ; fre
Schlagworte:
Online-Zugang:Volltext bestellen
Tags: Tag hinzufügen
Keine Tags, Fügen Sie den ersten Tag hinzu!
container_end_page
container_issue
container_start_page
container_title
container_volume
creator MORFEY, ALISTAIR, GUY
RAMSDALE, TIMOTHY, JAMES
WILLIAMS, RICHARD, PENRY
description A processor, suitable for embedded applications, is disclosed comprising a processor core and peripheral devices. One of these devices is a memory management unit allowing the designer of an application specific integrated circuit (ASIC) embodying the processor to tailor the interface between the processor and memory devices according to the intented memory configuration of the processor. Also disclosed is a computer-aided method of disigning such a processor, allowing a user to specify at descriptor level a Harvard or von Neuman memory interface between the processor and memory devices. L'invention concerne un processeur destiné à des applications intégrées, comprenant un noyau de processeur et des périphériques. Un de ces périphériques est une unité de gestion de la mémoire permettant au concepteur d'un circuit intégré spécifique (ASIC) comprenant le processeur d'adapter l'interface entre le processeur et les mémoires en fonction de la configuration mémoire voulue du processeur. L'invention concerne également un procédé assisté par ordinateur destiné à la conception de ce processeur, permettant à un utilisateur de sélectionner, au niveau du descripteur, l'interface mémoire souhaitée, à architecture Harvard ou Von Neumann, entre le processeur et les mémoires.
format Patent
fullrecord <record><control><sourceid>epo_EVB</sourceid><recordid>TN_cdi_epo_espacenet_WO03048978A2</recordid><sourceformat>XML</sourceformat><sourcesystem>PC</sourcesystem><sourcerecordid>WO03048978A2</sourcerecordid><originalsourceid>FETCH-epo_espacenet_WO03048978A23</originalsourceid><addsrcrecordid>eNrjZBD19XQO8g8I8nd2DQ72D1IIjgwOcfXlYWBNS8wpTuWF0twMim6uIc4euqkF-fGpxQWJyal5qSXx4f4GxgYmFpbmFo5GxsSoAQDBlh93</addsrcrecordid><sourcetype>Open Access Repository</sourcetype><iscdi>true</iscdi><recordtype>patent</recordtype></control><display><type>patent</type><title>MICROPROCESSOR SYSTEM</title><source>esp@cenet</source><creator>MORFEY, ALISTAIR, GUY ; RAMSDALE, TIMOTHY, JAMES ; WILLIAMS, RICHARD, PENRY</creator><creatorcontrib>MORFEY, ALISTAIR, GUY ; RAMSDALE, TIMOTHY, JAMES ; WILLIAMS, RICHARD, PENRY</creatorcontrib><description>A processor, suitable for embedded applications, is disclosed comprising a processor core and peripheral devices. One of these devices is a memory management unit allowing the designer of an application specific integrated circuit (ASIC) embodying the processor to tailor the interface between the processor and memory devices according to the intented memory configuration of the processor. Also disclosed is a computer-aided method of disigning such a processor, allowing a user to specify at descriptor level a Harvard or von Neuman memory interface between the processor and memory devices. L'invention concerne un processeur destiné à des applications intégrées, comprenant un noyau de processeur et des périphériques. Un de ces périphériques est une unité de gestion de la mémoire permettant au concepteur d'un circuit intégré spécifique (ASIC) comprenant le processeur d'adapter l'interface entre le processeur et les mémoires en fonction de la configuration mémoire voulue du processeur. L'invention concerne également un procédé assisté par ordinateur destiné à la conception de ce processeur, permettant à un utilisateur de sélectionner, au niveau du descripteur, l'interface mémoire souhaitée, à architecture Harvard ou Von Neumann, entre le processeur et les mémoires.</description><edition>7</edition><language>eng ; fre</language><subject>CALCULATING ; COMPUTING ; COUNTING ; ELECTRIC DIGITAL DATA PROCESSING ; PHYSICS</subject><creationdate>2003</creationdate><oa>free_for_read</oa><woscitedreferencessubscribed>false</woscitedreferencessubscribed></display><links><openurl>$$Topenurl_article</openurl><openurlfulltext>$$Topenurlfull_article</openurlfulltext><thumbnail>$$Tsyndetics_thumb_exl</thumbnail><linktohtml>$$Uhttps://worldwide.espacenet.com/publicationDetails/biblio?FT=D&amp;date=20030612&amp;DB=EPODOC&amp;CC=WO&amp;NR=03048978A2$$EHTML$$P50$$Gepo$$Hfree_for_read</linktohtml><link.rule.ids>230,308,780,885,25555,76308</link.rule.ids><linktorsrc>$$Uhttps://worldwide.espacenet.com/publicationDetails/biblio?FT=D&amp;date=20030612&amp;DB=EPODOC&amp;CC=WO&amp;NR=03048978A2$$EView_record_in_European_Patent_Office$$FView_record_in_$$GEuropean_Patent_Office$$Hfree_for_read</linktorsrc></links><search><creatorcontrib>MORFEY, ALISTAIR, GUY</creatorcontrib><creatorcontrib>RAMSDALE, TIMOTHY, JAMES</creatorcontrib><creatorcontrib>WILLIAMS, RICHARD, PENRY</creatorcontrib><title>MICROPROCESSOR SYSTEM</title><description>A processor, suitable for embedded applications, is disclosed comprising a processor core and peripheral devices. One of these devices is a memory management unit allowing the designer of an application specific integrated circuit (ASIC) embodying the processor to tailor the interface between the processor and memory devices according to the intented memory configuration of the processor. Also disclosed is a computer-aided method of disigning such a processor, allowing a user to specify at descriptor level a Harvard or von Neuman memory interface between the processor and memory devices. L'invention concerne un processeur destiné à des applications intégrées, comprenant un noyau de processeur et des périphériques. Un de ces périphériques est une unité de gestion de la mémoire permettant au concepteur d'un circuit intégré spécifique (ASIC) comprenant le processeur d'adapter l'interface entre le processeur et les mémoires en fonction de la configuration mémoire voulue du processeur. L'invention concerne également un procédé assisté par ordinateur destiné à la conception de ce processeur, permettant à un utilisateur de sélectionner, au niveau du descripteur, l'interface mémoire souhaitée, à architecture Harvard ou Von Neumann, entre le processeur et les mémoires.</description><subject>CALCULATING</subject><subject>COMPUTING</subject><subject>COUNTING</subject><subject>ELECTRIC DIGITAL DATA PROCESSING</subject><subject>PHYSICS</subject><fulltext>true</fulltext><rsrctype>patent</rsrctype><creationdate>2003</creationdate><recordtype>patent</recordtype><sourceid>EVB</sourceid><recordid>eNrjZBD19XQO8g8I8nd2DQ72D1IIjgwOcfXlYWBNS8wpTuWF0twMim6uIc4euqkF-fGpxQWJyal5qSXx4f4GxgYmFpbmFo5GxsSoAQDBlh93</recordid><startdate>20030612</startdate><enddate>20030612</enddate><creator>MORFEY, ALISTAIR, GUY</creator><creator>RAMSDALE, TIMOTHY, JAMES</creator><creator>WILLIAMS, RICHARD, PENRY</creator><scope>EVB</scope></search><sort><creationdate>20030612</creationdate><title>MICROPROCESSOR SYSTEM</title><author>MORFEY, ALISTAIR, GUY ; RAMSDALE, TIMOTHY, JAMES ; WILLIAMS, RICHARD, PENRY</author></sort><facets><frbrtype>5</frbrtype><frbrgroupid>cdi_FETCH-epo_espacenet_WO03048978A23</frbrgroupid><rsrctype>patents</rsrctype><prefilter>patents</prefilter><language>eng ; fre</language><creationdate>2003</creationdate><topic>CALCULATING</topic><topic>COMPUTING</topic><topic>COUNTING</topic><topic>ELECTRIC DIGITAL DATA PROCESSING</topic><topic>PHYSICS</topic><toplevel>online_resources</toplevel><creatorcontrib>MORFEY, ALISTAIR, GUY</creatorcontrib><creatorcontrib>RAMSDALE, TIMOTHY, JAMES</creatorcontrib><creatorcontrib>WILLIAMS, RICHARD, PENRY</creatorcontrib><collection>esp@cenet</collection></facets><delivery><delcategory>Remote Search Resource</delcategory><fulltext>fulltext_linktorsrc</fulltext></delivery><addata><au>MORFEY, ALISTAIR, GUY</au><au>RAMSDALE, TIMOTHY, JAMES</au><au>WILLIAMS, RICHARD, PENRY</au><format>patent</format><genre>patent</genre><ristype>GEN</ristype><title>MICROPROCESSOR SYSTEM</title><date>2003-06-12</date><risdate>2003</risdate><abstract>A processor, suitable for embedded applications, is disclosed comprising a processor core and peripheral devices. One of these devices is a memory management unit allowing the designer of an application specific integrated circuit (ASIC) embodying the processor to tailor the interface between the processor and memory devices according to the intented memory configuration of the processor. Also disclosed is a computer-aided method of disigning such a processor, allowing a user to specify at descriptor level a Harvard or von Neuman memory interface between the processor and memory devices. L'invention concerne un processeur destiné à des applications intégrées, comprenant un noyau de processeur et des périphériques. Un de ces périphériques est une unité de gestion de la mémoire permettant au concepteur d'un circuit intégré spécifique (ASIC) comprenant le processeur d'adapter l'interface entre le processeur et les mémoires en fonction de la configuration mémoire voulue du processeur. L'invention concerne également un procédé assisté par ordinateur destiné à la conception de ce processeur, permettant à un utilisateur de sélectionner, au niveau du descripteur, l'interface mémoire souhaitée, à architecture Harvard ou Von Neumann, entre le processeur et les mémoires.</abstract><edition>7</edition><oa>free_for_read</oa></addata></record>
fulltext fulltext_linktorsrc
identifier
ispartof
issn
language eng ; fre
recordid cdi_epo_espacenet_WO03048978A2
source esp@cenet
subjects CALCULATING
COMPUTING
COUNTING
ELECTRIC DIGITAL DATA PROCESSING
PHYSICS
title MICROPROCESSOR SYSTEM
url https://sfx.bib-bvb.de/sfx_tum?ctx_ver=Z39.88-2004&ctx_enc=info:ofi/enc:UTF-8&ctx_tim=2025-01-14T18%3A10%3A20IST&url_ver=Z39.88-2004&url_ctx_fmt=infofi/fmt:kev:mtx:ctx&rfr_id=info:sid/primo.exlibrisgroup.com:primo3-Article-epo_EVB&rft_val_fmt=info:ofi/fmt:kev:mtx:patent&rft.genre=patent&rft.au=MORFEY,%20ALISTAIR,%20GUY&rft.date=2003-06-12&rft_id=info:doi/&rft_dat=%3Cepo_EVB%3EWO03048978A2%3C/epo_EVB%3E%3Curl%3E%3C/url%3E&disable_directlink=true&sfx.directlink=off&sfx.report_link=0&rft_id=info:oai/&rft_id=info:pmid/&rfr_iscdi=true