DUAL LAYER HARD MASK FOR EDRAM GATE ETCH PROCESS

DUAL LAYER HARD MASK FOR EDRAM GATE ETCH PROCESS

A method of fabricating an integrated circuit chip having a first region of a first layout rule and a second region of a second layout rule. The method includes using a first material to establish a first hard mask pattern in only the first region and using a second material to establish a second ha...

Ausführliche Beschreibung

Gespeichert in:
Bibliographische Detailangaben
Hauptverfasser: YU, CHIENFAN, WENSLEY, PAUL, DOBUZINSKY, DAVID, MARK, LIU, JOYCE, C, KHAN, BABAR, ALI
Format: Patent
Sprache:eng ; fre
Schlagworte:
BASIC ELECTRIC ELEMENTS
ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
ELECTRICITY
SEMICONDUCTOR DEVICES
Online-Zugang:Volltext bestellen
Tags: Tag hinzufügen
Keine Tags, Fügen Sie den ersten Tag hinzu!
container_end_page
container_issue
container_start_page
container_title
container_volume
creator YU, CHIENFAN
WENSLEY, PAUL
DOBUZINSKY, DAVID, MARK
LIU, JOYCE, C
KHAN, BABAR, ALI
description A method of fabricating an integrated circuit chip having a first region of a first layout rule and a second region of a second layout rule. The method includes using a first material to establish a first hard mask pattern in only the first region and using a second material to establish a second hard mask pattern on top of the first hard mask pattern. The second material is additionally used to establish a third hard mask pattern in the second region. L'invention concerne un procédé de réalisation de microplaquette à première région obéissant à une première modalité de disposition, et à seconde région obéissant à une seconde modalité de disposition. Le procédé consiste à utiliser un premier matériau pour établir un premier motif de masque dur seulement dans la première région, et à utiliser un second matériau pour établir un second motif de masque dur sur le premier motif de masque dur. Le second matériau est également utilisé pour l'établissement d'un troisième motif de masque dur dans la seconde région.
format Patent
fullrecord <record><control><sourceid>epo_EVB</sourceid><recordid>TN_cdi_epo_espacenet_WO03015132A2</recordid><sourceformat>XML</sourceformat><sourcesystem>PC</sourcesystem><sourcerecordid>WO03015132A2</sourcerecordid><originalsourceid>FETCH-epo_espacenet_WO03015132A23</originalsourceid><addsrcrecordid>eNrjZDBwCXX0UfBxjHQNUvBwDHJR8HUM9lZw8w9ScHUJcvRVcHcMcVVwDXH2UAgI8nd2DQ7mYWBNS8wpTuWF0twMim4ged3Ugvz41OKCxOTUvNSS-HB_A2MDQ1NDYyNHI2Ni1AAA7wElxQ</addsrcrecordid><sourcetype>Open Access Repository</sourcetype><iscdi>true</iscdi><recordtype>patent</recordtype></control><display><type>patent</type><title>DUAL LAYER HARD MASK FOR EDRAM GATE ETCH PROCESS</title><source>esp@cenet</source><creator>YU, CHIENFAN ; WENSLEY, PAUL ; DOBUZINSKY, DAVID, MARK ; LIU, JOYCE, C ; KHAN, BABAR, ALI</creator><creatorcontrib>YU, CHIENFAN ; WENSLEY, PAUL ; DOBUZINSKY, DAVID, MARK ; LIU, JOYCE, C ; KHAN, BABAR, ALI</creatorcontrib><description>A method of fabricating an integrated circuit chip having a first region of a first layout rule and a second region of a second layout rule. The method includes using a first material to establish a first hard mask pattern in only the first region and using a second material to establish a second hard mask pattern on top of the first hard mask pattern. The second material is additionally used to establish a third hard mask pattern in the second region. L'invention concerne un procédé de réalisation de microplaquette à première région obéissant à une première modalité de disposition, et à seconde région obéissant à une seconde modalité de disposition. Le procédé consiste à utiliser un premier matériau pour établir un premier motif de masque dur seulement dans la première région, et à utiliser un second matériau pour établir un second motif de masque dur sur le premier motif de masque dur. Le second matériau est également utilisé pour l'établissement d'un troisième motif de masque dur dans la seconde région.</description><edition>7</edition><language>eng ; fre</language><subject>BASIC ELECTRIC ELEMENTS ; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR ; ELECTRICITY ; SEMICONDUCTOR DEVICES</subject><creationdate>2003</creationdate><oa>free_for_read</oa><woscitedreferencessubscribed>false</woscitedreferencessubscribed></display><links><openurl>$$Topenurl_article</openurl><openurlfulltext>$$Topenurlfull_article</openurlfulltext><thumbnail>$$Tsyndetics_thumb_exl</thumbnail><linktohtml>$$Uhttps://worldwide.espacenet.com/publicationDetails/biblio?FT=D&amp;date=20030220&amp;DB=EPODOC&amp;CC=WO&amp;NR=03015132A2$$EHTML$$P50$$Gepo$$Hfree_for_read</linktohtml><link.rule.ids>230,308,776,881,25543,76293</link.rule.ids><linktorsrc>$$Uhttps://worldwide.espacenet.com/publicationDetails/biblio?FT=D&amp;date=20030220&amp;DB=EPODOC&amp;CC=WO&amp;NR=03015132A2$$EView_record_in_European_Patent_Office$$FView_record_in_$$GEuropean_Patent_Office$$Hfree_for_read</linktorsrc></links><search><creatorcontrib>YU, CHIENFAN</creatorcontrib><creatorcontrib>WENSLEY, PAUL</creatorcontrib><creatorcontrib>DOBUZINSKY, DAVID, MARK</creatorcontrib><creatorcontrib>LIU, JOYCE, C</creatorcontrib><creatorcontrib>KHAN, BABAR, ALI</creatorcontrib><title>DUAL LAYER HARD MASK FOR EDRAM GATE ETCH PROCESS</title><description>A method of fabricating an integrated circuit chip having a first region of a first layout rule and a second region of a second layout rule. The method includes using a first material to establish a first hard mask pattern in only the first region and using a second material to establish a second hard mask pattern on top of the first hard mask pattern. The second material is additionally used to establish a third hard mask pattern in the second region. L'invention concerne un procédé de réalisation de microplaquette à première région obéissant à une première modalité de disposition, et à seconde région obéissant à une seconde modalité de disposition. Le procédé consiste à utiliser un premier matériau pour établir un premier motif de masque dur seulement dans la première région, et à utiliser un second matériau pour établir un second motif de masque dur sur le premier motif de masque dur. Le second matériau est également utilisé pour l'établissement d'un troisième motif de masque dur dans la seconde région.</description><subject>BASIC ELECTRIC ELEMENTS</subject><subject>ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR</subject><subject>ELECTRICITY</subject><subject>SEMICONDUCTOR DEVICES</subject><fulltext>true</fulltext><rsrctype>patent</rsrctype><creationdate>2003</creationdate><recordtype>patent</recordtype><sourceid>EVB</sourceid><recordid>eNrjZDBwCXX0UfBxjHQNUvBwDHJR8HUM9lZw8w9ScHUJcvRVcHcMcVVwDXH2UAgI8nd2DQ7mYWBNS8wpTuWF0twMim4ged3Ugvz41OKCxOTUvNSS-HB_A2MDQ1NDYyNHI2Ni1AAA7wElxQ</recordid><startdate>20030220</startdate><enddate>20030220</enddate><creator>YU, CHIENFAN</creator><creator>WENSLEY, PAUL</creator><creator>DOBUZINSKY, DAVID, MARK</creator><creator>LIU, JOYCE, C</creator><creator>KHAN, BABAR, ALI</creator><scope>EVB</scope></search><sort><creationdate>20030220</creationdate><title>DUAL LAYER HARD MASK FOR EDRAM GATE ETCH PROCESS</title><author>YU, CHIENFAN ; WENSLEY, PAUL ; DOBUZINSKY, DAVID, MARK ; LIU, JOYCE, C ; KHAN, BABAR, ALI</author></sort><facets><frbrtype>5</frbrtype><frbrgroupid>cdi_FETCH-epo_espacenet_WO03015132A23</frbrgroupid><rsrctype>patents</rsrctype><prefilter>patents</prefilter><language>eng ; fre</language><creationdate>2003</creationdate><topic>BASIC ELECTRIC ELEMENTS</topic><topic>ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR</topic><topic>ELECTRICITY</topic><topic>SEMICONDUCTOR DEVICES</topic><toplevel>online_resources</toplevel><creatorcontrib>YU, CHIENFAN</creatorcontrib><creatorcontrib>WENSLEY, PAUL</creatorcontrib><creatorcontrib>DOBUZINSKY, DAVID, MARK</creatorcontrib><creatorcontrib>LIU, JOYCE, C</creatorcontrib><creatorcontrib>KHAN, BABAR, ALI</creatorcontrib><collection>esp@cenet</collection></facets><delivery><delcategory>Remote Search Resource</delcategory><fulltext>fulltext_linktorsrc</fulltext></delivery><addata><au>YU, CHIENFAN</au><au>WENSLEY, PAUL</au><au>DOBUZINSKY, DAVID, MARK</au><au>LIU, JOYCE, C</au><au>KHAN, BABAR, ALI</au><format>patent</format><genre>patent</genre><ristype>GEN</ristype><title>DUAL LAYER HARD MASK FOR EDRAM GATE ETCH PROCESS</title><date>2003-02-20</date><risdate>2003</risdate><abstract>A method of fabricating an integrated circuit chip having a first region of a first layout rule and a second region of a second layout rule. The method includes using a first material to establish a first hard mask pattern in only the first region and using a second material to establish a second hard mask pattern on top of the first hard mask pattern. The second material is additionally used to establish a third hard mask pattern in the second region. L'invention concerne un procédé de réalisation de microplaquette à première région obéissant à une première modalité de disposition, et à seconde région obéissant à une seconde modalité de disposition. Le procédé consiste à utiliser un premier matériau pour établir un premier motif de masque dur seulement dans la première région, et à utiliser un second matériau pour établir un second motif de masque dur sur le premier motif de masque dur. Le second matériau est également utilisé pour l'établissement d'un troisième motif de masque dur dans la seconde région.</abstract><edition>7</edition><oa>free_for_read</oa></addata></record>
fulltext fulltext_linktorsrc
identifier
ispartof
issn
language eng ; fre
recordid cdi_epo_espacenet_WO03015132A2
source esp@cenet
subjects BASIC ELECTRIC ELEMENTS
ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
ELECTRICITY
SEMICONDUCTOR DEVICES
title DUAL LAYER HARD MASK FOR EDRAM GATE ETCH PROCESS
url https://sfx.bib-bvb.de/sfx_tum?ctx_ver=Z39.88-2004&ctx_enc=info:ofi/enc:UTF-8&ctx_tim=2025-01-25T13%3A20%3A48IST&url_ver=Z39.88-2004&url_ctx_fmt=infofi/fmt:kev:mtx:ctx&rfr_id=info:sid/primo.exlibrisgroup.com:primo3-Article-epo_EVB&rft_val_fmt=info:ofi/fmt:kev:mtx:patent&rft.genre=patent&rft.au=YU,%20CHIENFAN&rft.date=2003-02-20&rft_id=info:doi/&rft_dat=%3Cepo_EVB%3EWO03015132A2%3C/epo_EVB%3E%3Curl%3E%3C/url%3E&disable_directlink=true&sfx.directlink=off&sfx.report_link=0&rft_id=info:oai/&rft_id=info:pmid/&rfr_iscdi=true